搜索资源列表
crc_verilog_xilinx
- CRC校验码，用于对数据流进行crc校验。 主要有CRC_16,CRC_8,CRC_32校验。 所用语言为Verilog HDL.-CRC code for the data flow crc check. Main CRC_16, CRC_8, CRC_32 check. The language used for Verilog HDL.
crc3321
- CRC循环校验码的VERILOG源文件，在MODELSIM下的一个工程。-Cyclic Check Code VERILOG source, the MODELSIM of a project.
crc_32_16
- crc校验功能，用硬件语言实现，vhdl或者verilog实现。逻辑功能。-crc check function, hardware language, verilog or vhdl achieve. Logic function.
crc_verilog
- 用于计算CRC的verilog HDL源码-CRC calculation for the Verilog HDL source
Serial_CRC
- CRC校验串行实现方法,verilog源码,利用反馈线性移位寄存器的方法,实现简单,适用于串行通信协议中的CRC校验.
parallel_CRC
- CRC校验并行实现,Verilog源码.8位数据输入,实现速度快,适用与各种类型的器件.
crc_wizard_v1_1
- 用Verilog写的CRC校验程序 非常不错
crc16_8bit.v
- 利用verilog硬件描述语言编写的8为并行输入的常crc校验模块。hdlc子模块
crccode
- CRC循环冗余检验 Verilog 编码程序
crc16_ccitt
- crc_table.c is for reset seed( 0000 ) crc_table_1.c is for reset seed( ffff) CRC16_D8_m.v is a verilog module of byte paralle crc. CRC16_D8_m_tb.v is the testbench file of above module.
crc_verilog
- HDLC控制协议中CRC校验码算法代码，为CRC16，Verilog语言
verilog_multicrc
- 该文件为多种CRC校验的不同的verilog实现，开发平台为QUATUS2，可直接运行
crc_d8
- Verilog module containing a synthesizable CRC function // * polynomial: (0 1 8) // * data width: 8
CRC
- 用VERILOG语言实现的CRC循环冗余校验码，已成功用于实际项目。-With VERILOG language of the CRC cyclic redundancy check code has been successfully used for actual projects.
Verilog
- Verilog初学者使用，各种verilog的典型电路设计。包括状态机、CRC校验等。-Verilog beginners, abundant examples
crc-gen
- CRC的verilog电路生成软件，可以直接生成crc的verilog代码-CRC s verilog circuit generation software, you can generate the crc verilog code directly
crc
- 基于verilog的CRC算法-CRC algorithm based on verilog.
crc8_8_serial
- 自己编写的高效8位输入串行CRC-8 ATM程序(an effective program for 8bit serial input CRC-8 ATM calculate.)
crc_verilog_xilinx
- 包括下面文档： readme.txt : This file crc8_8.v : CRC-8, 8-bit data input. crc12_4.v : CRC-12, 4-bit data input. crc16_8.v : CRC-16, 8-bit data input. crc_ccit_8.v : CRC-CCIT, 8-bit data input. cr
crc_nguyenquanicd
- design crc module in data network transmission