搜索资源列表
test
- 自己用verilog写的试验xilinx开发板vertex2上灯间隔2秒一亮
vgaFPGA.rar
- xilinx fpga 做VGA驱动信号的Verilog原代码,ise版本9.2,,xilinx fpga do VGA driver signals Verilog source code, ise version 9.2,
SPI3_8bit
- 一整套通用的用Verilog代码实现的SPI3接口(8bit接口)协议代码,包含ISE工程文件,本代码在Xilinx公司的FPGA上实现,并且有Modelsim仿真的源文件-SPI3 verilog code(including ISE project and modelsim code)
sp605_pcie_x1_gen1_canuse
- xilinx 评估板sp605的PCIe的verilog源程序,已经经过调试。-failed to translate
uart_fpga4fun
- rs232通信代码,在自己的xilinx开发板上已验证通过-rs232 code with verilog has been verified
mac控制器
- mac控制器ip核,语言verilog,开发环境xilinx ise,quartus ii等
MAC_MPEG2_AV
- MPEG2 編碼解碼的verilog 代碼 可在XILINX FPGA上使用-Mpeg2 Encode/Decode on Xilinx FPGA Board
xapp514_aes3-audio
- DVB数字音频接口(AESEBU)encoder源码,包括VHDL和VERILOG,基于XILINX FPGA,已验证.-AES-EBU interface,VHDL,VERILOG
led
- 基于xilinx spartan6 的verilog 代码实现nexys6的流水灯程序-floop leds display on nexys3 xilinx spartan6
all
- 基于FPGA的频率测试器的verilog HDL代码,测试范围1-10MHz,用XILINX公司的ISE软件打开。-Based on FPGA-frequency test the Verilog HDL code, test range 1-10MHz, with XILINX ISE software to open.
verilogcode
- 这是用于xilinx virtex-2 pro产品的误码仪方案verilog HDL代码-verilog code for bit-error rate tester
Linux_bc
- 对vga接口做了详细的介绍,并且有一 ·三段式Verilog的IDE程序,但只有DMA ·电子密码锁,基于fpga实现,密码正 ·IIR、FIR、FFT各模块程序设计例程, ·基于逻辑工具的以太网开发,基于逻 ·自己写的一个测温元件(ds18b20)的 ·光纤通信中的SDH数据帧解析及提取的 ·VHDL Programming by Example(McGr ·这是CAN总线控制器的IP核,源码是由 ·FPGA设计的SDRAM控制器,有仿真代码 ·xili
SerialPort
- 一个用verilog HDL 编写的串口发送程序,可以下载到FPGA中。已经在ActelFPGA中试过了,很好用。稍微修改之后,可以与Xilinx和Altera公司的FPGA兼容。-A programe dialogue to transmit a serial data which is writen by Verilog HDL.
Ballastic_Calculator
- Ballastic Calculator Interface designe for Army TANK (Xilinx Verilog, Schematics)
dds_easy
- 直接频率合成DDS模块的ise工程,可以直接下载,在Spartan3/Spartan3E上验证通过。该DDS模块可以产生双通道的不同频率的正弦波,也可以产生同频的任意相位差的相移波形。本模块累加器位数为32位,可以产生12位相位精度12位量化精度的正弦波。该设计例化一个Block Ram,为节省储存空间仅需要储存1/4周期的数据。根据需要,可以重新修改数据,改变波形。-DDS direct frequency synthesizer module ,ise project, can be dir
freq_meter
- Frequency meter Verilog implementation for Xilinx XC2C256. MT10T7 7-seg LCD used for output.
VerilogProject
- 开发环境为Xilinx的Ise,都是一些经典的Verilog工程实例,对初学者有一定借鉴意义!-verilog project under ise environment
high_speed_data_recovery
- 1. 程序的功能是:高速串行数据的恢复. 2. 其基本原理是:利用过采样,检测串行数据的边沿跳变,然后根据边沿提取处在数据相位正中央相邻的抽样值,将串行数据恢复过来。 3. 此程序是verilog 语言编写,用于xilinx virtexE 系列的FPGA-1. Program functions are: high-speed serial data recovery. 2. The basic principle is: the use of over-sampling to det