CDN加速镜像 | 设为首页 | 加入收藏夹
当前位置: 首页 资源下载 搜索资源 - vhdl编程

搜索资源列表

  1. USNavyVHDLModellingGuide

    0下载:
  2. 美国海军原版VHDL编程指南,其严谨的代码风格和编程规范值得大家认真学习-U.S. Navy original VHDL Programming Guide, and its strict code and programming style norms everyone deserves serious study
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-05-03
    • 文件大小:904936
    • 提供者:程南
  1. VHDLgames

    0下载:
  2. 基于vhdl的一种简单游戏设计,适合初学者,激发对vhdl编程的兴趣-VHDL based on a simple game design, suitable for beginners, excited the interest of the VHDL Programming
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-26
    • 文件大小:15906
    • 提供者:tony
  1. 2ddct

    0下载:
  2. 这是一款比较好的关于可编程逻辑器件的状态机源代码-This is a good comparison about programmable logic device of the state machine source code
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2016-06-14
    • 文件大小:833951
    • 提供者:jyb
  1. hem.dds

    0下载:
  2. dds编程代码 希望对别人有帮助 其功能是根据dds的原理编写,实现其功能模块-dds vhdl
  3. 所属分类:Other systems

    • 发布日期:2017-04-16
    • 文件大小:17757
    • 提供者:黄丹
  1. a_serial_adder

    0下载:
  2. 一位串行加法器,是用MAXPLUSII实现VHDL程序的编程-A serial adder is used MAXPLUSII programming VHDL implementation
  3. 所属分类:Windows Develop

    • 发布日期:2017-04-25
    • 文件大小:47461
    • 提供者:da
  1. shuzisuoxiang

    0下载:
  2. 数字锁相环(DPLL)技术在数字通信、无线电电子学等众多领域得到了极为广泛的应用。与传统的模拟电路实现的PLL相比,DPLL具有精度高、不受温度和电压影响、环路带宽和中心频率编程可调、易于构建高阶锁相环等优点。-Digital phase-locked loop (DPLL) technology in digital communications, radio electronics, and many other fields has been extremely wide range of
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-07
    • 文件大小:1039
    • 提供者:hellen
  1. traffic_controller

    0下载:
  2. 实现交通灯控制器的vhdl编程,并且经过下载验证-Implementation of traffic light controller VHDL programming, and has gone through a download authentication
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-05-07
    • 文件大小:1475166
    • 提供者:电子时钟
  1. VHDL_Programming_Example

    0下载:
  2. 这是一本关于VHDL编程语言的相关例子的电子书,里面介绍了不少的例子。-This is about a programming language VHDL relevant examples of e-books, which introduce a lot of examples.
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-26
    • 文件大小:101520
    • 提供者:lesslie
  1. plj

    0下载:
  2. 数字频率计是一种用来测试周期性变化信号工作频率的装置。其原理是在规定的单位时间(闸门时间)内,记录输入的脉冲的个数。我们可以通过改变记录脉冲的闸门时间来切换测频量程。本文利用EDA技术中的Max+plusⅡ作为开发工具,设计了基于FPGA的8位十进制频率计,并下载到在系统可编程实验板的EPF10K20TC144-4器件中测试实现了其功能。-Digital frequency meter is a kind of cyclical changes in the signal used to tes
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-01
    • 文件大小:591499
    • 提供者:庄青青
  1. A3P030FPGAl602LCD

    0下载:
  2. 利用actel公司的proasic3系列FPGA A3P030,VHDL编程,实现对LCD模块1602C的显示控制.已经调试通过.已经形成模版,可以进一步使用开发.-Actel companies use proasic3 series FPGA A3P030, VHDL programming, implementation of the LCD display control module 1602C.Has debugging. Has become the template, you c
  3. 所属分类:Embeded-SCM Develop

    • 发布日期:2017-04-13
    • 文件大小:1865
    • 提供者:sprlei
  1. Microprocessor

    0下载:
  2. 精通verilog HDL语言编程的一个不错的cpu 代码-Verilog HDL language proficiency of a good cpu code
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-03-31
    • 文件大小:774062
    • 提供者:孟霑
  1. 1B1

    0下载:
  2. 基于VHDL可编程BPSk调制教学~~~十分好用`~容易学会-VHDL-based programmable BPSk modulation of teaching is very good ~ ~ ~ `~ easy to learn to
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-05
    • 文件大小:705711
    • 提供者:dengaoni
  1. spi_op_core

    1下载:
  2. SPI协议的Verilog编程,包括时钟的产生模块,控制模块等-Verilog programming SPI protocol, including the selection of the clock module, control module, etc.
  3. 所属分类:Embeded-SCM Develop

    • 发布日期:2017-04-01
    • 文件大小:82627
    • 提供者:zhangyi
  1. uart_zhiwen

    0下载:
  2. RS232的UART编程,包括波特率发生器模块,串口接受模块,串口发送模块-RS232 programming the UART, including the baud rate generator module, serial module to receive, send serial module
  3. 所属分类:Com Port

    • 发布日期:2017-04-03
    • 文件大小:109980
    • 提供者:zhangyi
  1. plj

    0下载:
  2. 这是一个基于可编程逻辑器件的程序,用来实现自动转换量程频率计控制器,该程序在可以再仿真器上仿真实现-This is a programmable logic device based on the procedures used to automatically convert the frequency range of the controller, the program can be in the simulation simulator
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-04
    • 文件大小:175731
    • 提供者:jyb
  1. CPU

    0下载:
  2. CPU编程,比较低层的硬件编程的 chm 资料文件--
  3. 所属分类:Windows Kernel

    • 发布日期:2017-05-12
    • 文件大小:2714707
    • 提供者:张希行
  1. CPLD

    0下载:
  2. 摘要:本文主要介绍以CPLD 芯片进行十字路口的交通灯的设计,用CPLD 作为交通灯控制器的主控芯片,采用VHDL 语言编写控制程序,利用CPLD的可重复编程和在动态系统重构的特性,大大地提高了数字系统设计的灵活性和通用性。 关键词:CPLD;VHDL;交通灯控制器 中图分类号:TP39 Abstract :This paper introduces the electronic-traffic lamp, which is based on the VHDL and is co
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-15
    • 文件大小:35244
    • 提供者:jimmy
  1. BasedonCPLDFPGAsuchasthefrequencyaccuracyofthedesi

    0下载:
  2. 基于CPLD/FPGA的可编程逻辑器件,借助单片机AT89C51;利用标准频率50~100MHz的周期信号实现系统计数的等精度测量技术。同时采用闸门测量技术完成脉宽,占空比的测量。-Based on CPLD/FPGA programmable logic devices, with single-chip microcomputer AT89C51 using a standard 50 ~ 100MHz frequency of the periodic signal, such as c
  3. 所属分类:Project Design

    • 发布日期:2017-04-01
    • 文件大小:179606
    • 提供者:何蓓
  1. alu

    0下载:
  2. 设计带进位算术逻辑运算单元,根据74LS181功能表,用Verilog HDL硬件描述语言编程实现ALU181的算术逻辑运算功能,编辑实验原理图,在算术逻辑单元原理图上,将其扩展为带进位的算术逻辑运算单元,对其进行编译,并设计波形对其进行仿真验证,最后下载验证-Design into the digital arithmetic logic operation unit, in accordance with menu 74LS181 with Verilog HDL hardware desc
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-03-29
    • 文件大小:667999
    • 提供者:623902748
  1. UART

    0下载:
  2. UART是一种广泛应用于短距离、低速、低成本通信的串行传输接口.由于常用UART芯片比较复杂且移植性差,提出一种采用可编程器件FPGA实现UART的方法, 实现了对UART的模块化设计.首先简要介绍UART的基本特点,然后依据其系统组成设计顶层模块,再采用有限状态机设计接收器模块和发送器模块,所有功能的实现全部采用VHDL进行描述,并用Modelsim软件对所有模块仿真实现.最后将UART的核心功能集成到FPGA上,使整体设计紧凑,小巧,实现的UART功能稳定、可靠. -UART is a wi
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-02
    • 文件大小:38597
    • 提供者:徐明宝
« 1 2 ... 6 7 8 9 10 1112 13 14 15 16 ... 41 »
搜珍网 www.dssz.com