搜索资源列表
base-on-FPGA-embeded-system-design
- 摘 要： 可编程片上系统设计是一个崭新的、富有生机的嵌入式系统设计技术研究方向。本文在阐述可编程逻辑器件特点及其发展趋势的基础上，探讨了智力产权复用理念、基于嵌入式处理器内核和xilinx FPGA的SOPC软硬件设计技术，引入了基于英特网可重构逻辑概念并提出了设计实现方法，为基于FPGA的嵌入式系统设计提供了广阔的思路。-Abstract: Programmable System on Chip design is a new and vibrant direction of embedded
mycpri
- CPRI：采用数字的方式来传输基带信号,其数字接口有两种，标准的CPRI和OBSAI接口。CPRI(The Common Public Radio Interface)定义了基站数据处理控制单元REC(Radio Equipment Control)与基站收发单元RE(Radio Equipment)之间的接口关系，它的数据结构可以直接用于直放站的数据进行远端传输,成为基站的一种拉远系统。-CPRI IP core xilinx examples
multiplier_ip
- 基于IP核的乘法器设计，multiplier_ip中包含完整的工程设计文件，用户可以在Xilinx ISE下运行-Based on IP core of design, multiplier_ip on time-multiplier contain complete engineering documents, users can run Xilinx ISE
digital-storage-oscilloscope
- 本题设计一个数字存储示波器，以Xilinx公司20万门FPGA芯片为核心，辅以必要的外围电路（包括信号调理、采样保持、内部触发、A/D转换、D/A转换和I/O模块），利用VHDL语言编程，实现了任意波形-The problem to design a digital storage oscilloscope, to Xilinx, Inc. 200,000 FPGA chip as the core, supplemented by the necessary peripherals (incl
linux_2_6_v1_03_a
- 此代码为XILINX的V4平台专用，对应的linux驱动！硬件都是固化的，上的POWERPC硬核！要用的话请对应自己生成的内核修改对应的基地址！-The code for the V4 platform dedicated XILINX, the corresponding linux driver! Hardware are cured, the POWERPC hard core! Please use it to generate the corresponding kernel chan
shuzidianyabiao
- 系统基于EDA技术的智能数字电压表实现,以现场可编程门阵列(FPGA)为设计核心，集成于一片Xilinx公司的SpartanⅡE系列XC2S100E-6PQ208芯片上，在ISE环境下采用超高速硬件描述语言(VHDL)模块化编程,实现了电压的数据采集、转换、处理、显示等功能。本设计的特点在于能够测量的电压范围宽（0~50VDC），主要采用了分压原理,该系统具有集成度高、灵活性强、易于开发和维护等特点。-System based on EDA technology of intelligent d
Xilkernel-API-Functions-
- Xilinix的一些API的简单价绍，希望对你会有所帮助。-Xilkernel is a small, robust, and modular kernel. It is highly integrated with the Platform Studio framework and is a free software library that you get with the Xilinx Embedded Development Kit (EDK). It allows a ver
adfmreceiver
- The design of the All Digital FM Receiver circuit in this project uses Phase Locked Loop (PLL) as the main core. The task of the PLL is to maintain coherence between the input (modulated) signal frequency,iωand the respective output frequency,oωvia p
Xilinx_ISE_PPT(whole)
- Xilinx_ISE_大学计划使用教程PPT(全) Xilinx_ISE_大学计划使用教程PPT_1包括：Xilinx公司产品概述，Xilinx公司软件平台介绍，Xilinx公司ISE10.1软件 设计流程介绍，PicoBlaze的8位微控制器概述，PicoBlaze的简单处理解决方案，PicoBlaze的一个实例，PicoBlaze指令集详解； Xilinx_ISE_大学计划使用教程PPT_2包括： PicoBlaze指令集详解，KCPSM3 汇编器，KCPSM3编程语法，KCPS
PicoBlaze
- Xilinx的CPU_IP核学习资料，实现八位的单片机-Xilinx s CPU_IP core learning materials, to achieve eight of the microcontroller
picoblaze_pwm_control
- 基于Xilinx的8位软核PicoBlaze的Pwm设计，采用汇编语言设计。使用软件模拟spi接口-Based on the Xilinx PicoBlaze soft-core 8-bit design of Pwm, using assembly language design. Spi interface with software simulation
DDR3_user_design
- 在Xilinx开发环境ISE13.2上用MIG产生的DDR3 SDRAM控制器，里面生成了Core，可用于DDR3读写控制-On the Xilinx development environment ISE13.2 generated with MIG DDR3 SDRAM controller, which generates the Core, DDR3 can be used to read and write control
dds
- xilinx公司的ddsip核的规格和使用说明，能实现大多数波形的产生。-dds ip core of xilinx company.
EDK
- 主要介绍XILINX公司内部植入的软核Microblaze,通常的相关知识，以及相关的入门实验，对初学有很大的帮助-Introduces XILINX internal implant soft core of Microblaze, usually related to knowledge, and the associated entry experiment, a great help for beginners
my_mbLCD
- 基于XILINX SPARTAN 3E开发板编写的板上自带1602LCD的程序，程序基于MB软核开发。-Based on the XILINX SPARTAN 3E development board to write on the board with a 1602LCD procedure, procedure based on the MB core development.
FIFO_exp
- 一个关于如何使用 xilinx FIFO 的经验，非常值得借鉴-a PFF report about how to use FIFO core
PCIeDDR2add
- PCIE-DDR2-双通道ADDA板主要用于AD数据的记录与回放。该板主要使用Xilinx公司的Virtex5 FPGA，通过PCIE IP核与主机通讯，存储系统包括DDR2 SDRAM和FLASH，为各种软件无线电技术的应用提供了一个非常强大的单插槽收发器解决方案。-PCIE-DDR2 dual-channel ADDA board is mainly used for the AD data recording and playback. The board Virtex5 the FPGA
edk_intro_2
- Speedway Design Workshop参考设计，定制IP和MicroBlaze调试环境专题。 经典，一步到位！-Speedway Design Workshop™ Featuring Custom IP Creation and MicroBlaze Debug Environment： Utilize the Xilinx embedded systems tools to –Create a custom IP core –Integrate the
Nexys3_BSB_Support_v_2_4
- xilinx FPGA 15个免费IP Core-xilinx FPGA IP Core
Manchester-Encoding-Verilog
- THIS DESIGN IS PROVIDED TO YOU “AS IS”. XILINX MAKES AND YOU RECEIVE NO WARRANTIES OR CONDITIONS, EXPRESS, IMPLIED, STATUTORY OR OTHERWISE, AND XILINX SPECIFICALLY DISCLAIMS ANY IMPLIED WARRANTIES OF MERCHANTABILITY, NON-INFRINGEMENT, OR FITNESS FOR