搜索资源列表
16550
- UART16550兼容的串行通讯控制器，Verilog语言描述，采用Altera Cyclone系列芯片实现FPGA综合，因为FIFO部分利用到内部资源实现。已经在某项目中成功应用，特此推出。
chap
- 有关VERILOG的源码程序，希望对大家有帮助，谢谢啦
ADC_16bit
- 16位ADCverilog hdl 代码
mult_para_recurs_8x8_2sC
- mult_para_recurs_8x8_2sC verilog hdl代码写成的
multiplier_6x6_version2
- multiplier_6x6___verilog hdl
spi_communication
- 单片机SPI通信模块verilog hdl
DE2_NET
- 基于NIOS II嵌入式系统和DE2硬件平台的网络系统，网络控制器为DM9000A
clock_design
- 数字钟的verilog代码，quartusII开发环境.
sine
- Verilog编程，利用FPGA实现两路正弦波的信号输出，也可以扩展成六路正弦输出
mux8
- 一个二选一的多路选择器，两个输入信号分别是不同频率的音频信号，选择信号由按键来触发，输出的信号输入到扬声器中
sample8
- 运行在FPGA上的Verilog程序，实现对ADC的控制。在控制模块提供的时钟及控制信号下工作，完成模拟信号的量化和编码。
trafficlight
- 次程序为用VRILOG HDL 编写的交通灯控制程序
adder
- 此程序为用VERLOG HDL编写的一个完整的3位加法器。
ENCODE_SYSTEM
- 编码器系统，实现信息的编码，完整的vhdl源代码描述
traffic_light
- 基于FPGA的交通灯系统控制程序。用的是verilog.
vga_gen_46
- Verilog Vga Generator
spi_master
- 基于CPLD/FPGA的SPI控制的IP核的实现spi_master
add2
- 两个4bit超前进位加法器实现8bit加法器
alu3
- 用verilog语言编写，一个8-bit ALU，可以完成按字节的+、-和与、或、非操作
alu-div
- 用verilog HDL代码编写的快速除法器，比较有用