搜索资源列表
giantnumber
- 无符号大数类 实现了大数四则运算 比较 求余数 其中大数乘法采用分治 除法采用模拟竖式-No sign of large numbers class implements the large numbers seeking four more than the number of operations in which the multiplication of large numbers using analog vertical divider partition
detection
- 背景减除法 Opencv 运动物体检测 ROI区域检测-Background subtraction method for moving object detection Opencv ROI region detection
metrix3
- 完成矩阵的输入、输出。具有相同行数和列数的矩阵间的加法、减法。符合矩阵乘法规则要求的矩阵间的乘法。方阵间的除法，方阵的求逆。矩阵的求转置矩阵等功能-Complete matrix of input and output. With the same number of rows and rows of the matrix between the adder, subtraction. In line with the requirements of the rules of matrix mu
BCH1
- BCH中的组件，模Q加、多项式乘法电路、除法电路-BCH of components, modules Q increases, polynomial multiplication circuits, circuit division
MatlabSimple
- matlab7 的运算符号，有关点乘和左除法、右除法-matlab7 computing symbols, the scalar multiplication and division of left and right division
LongIntegerOperation
- 清华大学严蔚敏老师《数据结构习题集(C语言版)》的实验题1.4，长整数运算，已扩充了乘法和除法-Tsinghua University, Yan Wei-Min teacher
divide
- 除法器-Divider
emc_computor
- 2字节除以1字节；3字节除以2字节的【除法子程序】,台湾义隆单片机的代码。-2 bytes divided by the number of 1 byte 3 bytes divided by 2 bytes of Subroutine] [division, Taiwan Microelectronics MCU code.
juzhenyunsuan
- 本程序能完成矩阵的输入、输出。具有相同行数和列数的矩阵间的加法、减法。符合矩阵乘法规则要求的矩阵间的乘法。方阵间的除法，方阵的求逆。矩阵的求转置矩阵等功能。-This procedure to complete the matrix input and output. Have the same number of rows and rows of the matrix between the adder, subtraction. Comply with the requirements of
012
- 一位计算器 有加法减法乘法和除法 不能计算两位-A calculator has adder subtraction multiplication and division can not be calculated two
baweichufaqi
- 介绍了利用VHDL实现八位除法,采用层次化设计,该除法器采用了VHDL的混合输入方式,将除法器分成若干个子模块后,对各个子模块分别设计,各自生成功能模块完成整体设计,实现了任意八位无符号数的除法。 -Introduced the use of VHDL to achieve eight division, the use of hierarchical design, the divider using VHDL mixed-input methods, will be divided in
VBCRC
- 循环冗余码校验英文名称为Cyclical Redundancy Check，简称CRC。它是利用除法及余数的原理来作错误侦测（Error Detecting）的。实际应用时，发送装置计算出CRC值并随数据一同发送给接收装置，接收装置对收到的数据重新计算CRC并与收到的CRC相比较，若两个CRC值不同，则说明数据通讯出现错误。 根据应用环境与习惯的不同，CRC又可分为以下几种标准： ①CRC-12码； ②CRC-16码； ③CRC-CC
CRC
- 通过对于模2除法的研究 可以得到如下方法： 1． 把信息码后面加上p－1位的0，这个试验中p是6位，即在输入的信息码后面加上“00000”。把这个17位的被除数放入input中。 2． 在得到被除数input之后，设计一个在被除数上移动的数据滑块变量d，把input中的最高位开始逐次复制给变量d。 3． 如果d的最高位为1，由变量d和变量p做异或运算；如果d的最高位为0则不运算或者做多余的异或‘0’的运算。 4． 把滑块变量d往后滑动一位。 5． 循环步骤（3，4）
divide
- Verilog hdl语言的常用除法器设计，可使用modelsim进行仿真-Commonly used languages Verilog hdl divider design, can use the ModelSim simulation
compute1
- 组成原理课试验，实现1.加法运算2.减法运算3原码一位乘4补码一位乘5.原码加减交替除法6.补码加减交替除法-Composition Principle lesson tests, to achieve 1. Adder computing 2. Subtraction computing the original code, a 3 by 4 by 5, a complement. The original code division 6 alternating addition and su
lab7_1
- 设计一个小型的复数类（C++标准库complex提供复数类），这里为了说明重载运算功能而设计，在小型复数类MiniComplex中，数据成员：实部与虚部。函数远远主要是重载进行复数运算的各种操作符。由于各种运算符功能的限制，将输入与输出运算符重载为友元函数，使得复数的输入与输出更加方便快捷，成员函数重载+，—，*，和/运算符来进行复数的加法、减法、乘法、和除法运算，重载逻辑运算符= =进行复数的相等比较。-Design of a small category of plural (C++ Sta
ps
- RS(204,188)译码器的设计 异步FIFO设计 伪随即序列应用设计 CORDIC数字计算机的设计 CIC的设计 除法器的设计 加罗华域的乘法器设计-RS (204188) decoder design of asynchronous FIFO design application design sequence was pseudo-CORDIC design of digital computer design CIC divider design Le Hua
Divide
- ARM实现除法，在ADS1.2下编译通过-ARM division to achieve in the next ADS1.2 compiled through
vc
- 1) 具备十进制输入（0、1、2…8、9），扩展十六进制运算符（A、B…E、F），具备基本的运算功能，包括加法、减法、乘法、除法、取反，具备小数运算； 2) 三角函数运算，(反)正弦、(反)余弦、(反)正切、(反)余切； 3) 科学运算，包括乘方、取模、开方、指数、阶乘、对数、π和e，角度、弧度切换，二进制、八进制、十进制及十六进制数切换运算， 4) 具备历史计算的记忆功能 5) 用户操作非法或出错时，系统会显示提示； -1) with decimal input
Calculator
- 实现加法，减法，乘法，除法计算，可以用鼠标操作。-Achieve adder, subtraction, multiplication, division calculation can be used to operate the mouse.