搜索资源列表
256.16-RAM
- VHDL语言编写，实现256×16RAM块功能，稍加修改即可改变RAM块的容量-VHDL language, achieving 256 ×16RAM block .A little change can change the capacity of the block RAM
using_the_block_RAM_in_Spartan-3_FPGA
- Spartan-3 系列 FPGA 中的 Block RAM 的使用-using the block RAM in Spartan-3 FPGA
BlockRAM
- xilinx BlockRAM 级联，利用Xilinx原语（非IP Core），更大灵活性-xilinx BlockRAM cascade, using Xilinx primitive (non-IP Core), greater flexibility
XAPP204
- Using Block RAM for High-Performance Read.Write Cams
dds_easy
- 直接频率合成DDS模块的ise工程，可以直接下载，在Spartan3/Spartan3E上验证通过。该DDS模块可以产生双通道的不同频率的正弦波，也可以产生同频的任意相位差的相移波形。本模块累加器位数为32位，可以产生12位相位精度12位量化精度的正弦波。该设计例化一个Block Ram，为节省储存空间仅需要储存1/4周期的数据。根据需要，可以重新修改数据，改变波形。-DDS direct frequency synthesizer module ，ise project, can be dir
TechXclusives-ReconfiguringBlockRAMs
- Xilinx FPGA block RAM reconfig via JTAG
TechXclusives-UsingLeftoverMultipliersandBlockRAM
- Xilinx FPGA using leftover multipliers and block RAM
read
- 在FPGA内部实现RAM块中数据的读出，简单方便。-Internal implementation in FPGA block RAM read data
dualportram_vhdl
- 采用VHDL硬件描述语言实现的双口径RAM块存储器的初始化-VHDL hardware descr iption language using the dual-caliber RAM block memory initialization
Ram-block-code
- It is a VHDL code for Block RAM
RAM_BLOCK
- Ram block code in Verilog
BlockRam
- 块状ram使用实例，实现深度和宽度可调的FIFO，buffer。-The block ram instance, depth and width adjustable FIFO, buffer.
635022219123437500
- 基于FPGA的CAM设计，CAM设计的方案和代码。-Using Block RAM for High Performance Read/Write CAMs
CONVERT
- This scr iptconvert a image to coef values for ip core block ram generator xilinx
block
- 通过BLOCK方式访问Shadow Ram-Visit Shadow Ram way through BLOCK
Blockramhist
- 提供一个基于block RAM 的直方图统计，使用一个buffer解决了由于流水线产生的读写RAM时间差 主要提供设计思路，控制逻辑和输出可另行设计-block RAM hist
testwren
- altera 公司的block ram IP核读写功能测试模块 已经验证通过-altera' s block ram IP core functional literacy test module has been verified by
RAM_Delay
- 利用块RAM实现数据延时，ab两路数据的位宽都是32位，a路延时16个时钟，b路延时8个时钟-Using block RAM data latency, ab two way data bits wide is 32, a way to delay 16 clock, eight clock delay b road
ex9_cof_M4K_test1
- FPGA器件中通常嵌入一些用户可配置的存储块，此代码是关于基M4K块的单RAM配置仿真实验。 -FPGA devices are usually embedded memory blocks some user-configurable, this code is based on a single M4K block RAM configuration simulation.
Block_RAM
- ditributed ram in fpga and block ram in fpga