CDN加速镜像 | 设为首页 | 加入收藏夹
当前位置: 首页 资源下载 源码下载 搜索资源 - bcd

搜索资源列表

  1. 07-BCD-NEG

    0下载:
  2. 关于单片机bcd neg的应用程序,希望对大家有帮助!-SCM bcd neg on application, we want to help!
  3. 所属分类:SCM

    • 发布日期:2017-03-25
    • 文件大小:26038
    • 提供者:杨镇宁
  1. 08-BCD-Add

    0下载:
  2. 关于单片机bcd ADD的应用程序,希望对大家有帮助!-SCM bcd ADD on the application, we want to help!
  3. 所属分类:SCM

    • 发布日期:2017-04-14
    • 文件大小:5572
    • 提供者:杨镇宁
  1. 09-BCD-Sub

    0下载:
  2. 关于单片机bcd SUB的应用程序,希望对大家有帮助!-SCM bcd SUB on the application, we want to help!
  3. 所属分类:SCM

    • 发布日期:2017-04-16
    • 文件大小:27683
    • 提供者:杨镇宁
  1. 10-BCD-Shift

    0下载:
  2. 关于单片机bcd SHIFT的应用程序,希望对大家有帮助!-SCM bcd SHIFT on the application, we want to help!
  3. 所属分类:SCM

    • 发布日期:2017-04-07
    • 文件大小:18114
    • 提供者:杨镇宁
  1. BCD

    0下载:
  2. 编译完成并分配了管脚后,利用EDA6000启动电路,利用两个四位拨码开关实现两个BCD码的输入,通过数码管显示的结果表明电路设计结果符合预期,能正确的完成BCD码的加法。-Compilation and distribution of the pin, the use of EDA6000 start circuit, using two four DIP switches to achieve two BCD code input, through the digital display of
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-03
    • 文件大小:161980
    • 提供者:吴琦轩
  1. bin2bcd7seg

    0下载:
  2. 用vhdl语言编译一个码制转换 四位二进制->BCD码,然后将BCD码->七段显示器码。 (1)当输入为0~9的数时,其十位数为0,个位数=输入。 当输入为10~15的数时,其十位数为1,个位数=输入-10。 (2)然后将十位和个位的BCD码转换为七段显示码 -Vhdl language used to compile a binary code system conversion of four-> BCD code, then BCD code->
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-03
    • 文件大小:326696
    • 提供者:宋子皓
  1. bcd-alu

    0下载:
  2. 一位十进制bcd加减法运算器,可对两个一位整数进行加减法运算.-Bcd a decimal addition and subtraction operations, which can be both an integer addition and subtraction operations.
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-03
    • 文件大小:462600
    • 提供者:k.lin
  1. VHDL-3BCD

    0下载:
  2. 3位BCD码的计数显示电路。BCD码计数电路从0计到9然后返回到0从新计数。3位BCD码计数器可以实现从0到999的十进制计数。要将计数过程用七段显示LED数码管显示出来,这里采用动态分时总线切换电路对数码管进行扫描,对数码管依次分时选中进行输出计数的个、十、百位的数据。-3 BCD code count display circuit. BCD code counting circuit count from 0 to 9 and then back to 0 from the new cou
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-03-26
    • 文件大小:55898
    • 提供者:will li
  1. 24-bit-binary-to-4-byte-BCD

    0下载:
  2. 24-bit binary to 4-byte BCD for 8051 microcontroller
  3. 所属分类:Embeded-SCM Develop

    • 发布日期:2017-04-08
    • 文件大小:3540
    • 提供者:microorganisme
  1. NO.10-BCD-decoding-digital

    0下载:
  2. 《单片机C语言程序设计实训100例——基于8051+Proteus仿真》案例压缩包 第 02 篇 第 02 篇 硬件应用 10 BCD译码数码管显示数字-" Microcontroller C Programming Language Training 100 cases- based on 8051+ Proteus simulation," Case No. 02 cabinet hardware section 02 application 10 BCD de
  3. 所属分类:Embeded-SCM Develop

    • 发布日期:2017-03-27
    • 文件大小:31048
    • 提供者:王小明
  1. BCD_add

    0下载:
  2. BCD全加器,用QuartuesII 开发的源码,包括工程文件,下载就能用的,在DE2-70上直接使用。-BCD full adder, with QuartuesII source development, including the project file, download will be able to use in directly on the DE2-70.
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-03
    • 文件大小:313790
    • 提供者:ricky
  1. BCD2LED

    0下载:
  2. bcd to led decoder file-bcd to led decoder file..
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-11
    • 文件大小:569
    • 提供者:praveenkumardr
  1. bcd

    0下载:
  2. 星研版 单片机实验 BCD码双字节乘法 小键盘输入-Star research version of the chip experiment double-byte BCD code multiplication
  3. 所属分类:Embeded-SCM Develop

    • 发布日期:2017-04-07
    • 文件大小:1268
    • 提供者:曾牧
  1. BCD

    0下载:
  2. 51单片机实现,用汇编实现BCD码的十进制加法,低位不带进位加法,高位带进位加法-51 assembly to achieve BCD coded decimal addition
  3. 所属分类:SCM

    • 发布日期:2017-04-06
    • 文件大小:9045
    • 提供者:liwenjin
  1. A-Novel-Reversible-BCD-Adder-For-Nanotechnology-B

    0下载:
  2. A Novel Reversible BCD Adder For Nanotechnology Based System
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-03-25
    • 文件大小:190919
    • 提供者:Christoffer
  1. Design-and-Optimization-of-Reversible-BCD-Adder-S

    0下载:
  2. Design and Optimization of Reversible BCD Adder-Subtractor Circuit
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-03-26
    • 文件大小:78801
    • 提供者:Christoffer
  1. Design-of-Optimized-Reversible-BCD-Adder-Subtract

    0下载:
  2. Design of Optimized Reversible BCD Adder-Subtractor 229
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-03-27
    • 文件大小:790464
    • 提供者:Christoffer
  1. Optimized-reversible-BCD-adder-using-new

    0下载:
  2. Optimized reversible BCD adder using new
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-03
    • 文件大小:265211
    • 提供者:Christoffer
  1. Convert-binary-to-BCD

    0下载:
  2. 计算机中的数值有各种表达方式,这是计算机的基础。掌握各种数制之间的转换是一种基本功。二进制到BCD转换-There are a variety of computer numerical expression, which is the basis for the computer. Of various kinds of number system conversion between a basic skills. Convert binary to BCD
  3. 所属分类:assembly language

    • 发布日期:2017-03-23
    • 文件大小:5379
    • 提供者:范志豪
  1. bcd-7seg

    0下载:
  2. Create a VHDL code representation of a BCD-to-Seven segment decoder. bcd 7 segment
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-15
    • 文件大小:7755
    • 提供者:zra syaf
« 1 2 3 4 5 6 78 9 10 11 12 ... 46 »
搜珍网 www.dssz.com