搜索资源列表
final
- 一个32位的cpu设计，实际是verilog语言，只不过pudn上没有verilog的选项，希望能对你有帮助-this is a 32 bit cpu designer project,which use verilog language. Hope it could help u.
cpu-leon3-altera-ep1c20
- CPU性能仿真测试软件，对于VHDL设计的芯片可以做新能测试-CPU VHDL
LeonardoSpectrum_V2005a[1].82key
- CPU设计仿真测试软件，没有汉化版，都是英文版的，对设计的ＣＰＵ可以进行性能防止-cpu leon software
pipelined-CPU
- 流水线CPU的设计，计算机组成原理与系统结构的实验做的-The design of the pipelined CPU
cpu
- 通过一台模型机的设计过程，明确计算机的控制原理与控制过程，巩固和灵活应用所学的理论知识，掌握计算机组成的一般设计方法-General design approach through a model of the design process, clear the computer' s Control Principle and process consolidation and flexible application of the theoretical knowledge, mast
CPU
- EDA课程设计8位cpu完美版，经实验验证通过可以偏不-The 8 cpu perfect version of EDA curriculum design, through the experimental verification can be impartial
wb_switch
- wb_switch，opencore，精简指令cpu设计-wb_switch，opencore，risc cpu design。
sw_leds
- 精简指令cpu设计，外扩电路设计，led开发板驱动-wb_sw_leds，opencore，risc cpu design。
Eight-cpu-design
- 单元电路的设计和元器件的选择 运算部件的设计 寄存器组的设计 指令寄存器的设计 程序计数器电路的设计 地址寄存器电路的设计 数据寄存器的设计 时序系统的设计 程序存储器的设计 输出寄存器的设计 微指令译码器的设计 微程序控制电路的设计 系统电路总图及原理 -Microinstruction translation of the design of the output re
RISC-CPU
- 精简指令集 CPU 通过仿真验证正确 (使用之前务必看readme文件，和结构图!) 1. 此cpu是夏宇闻 verilog数字系统设计教程中最后一章的例程。 2. 学习时务必先搞明白框图原理，和数据流动！！！ 3. 牢记主状态机中一条指令周期中传输的16bit=3bit指令+13bit地址。 4. 理解数据总线，和地址总线。区分数据和地址。 5. 仔细调试，因为书中有很多小错误。 程序经过quartusii编译通过，另外经过modelsim仿真正确。-RISC
cpu
- MIPS流水线CPU的工作原理和设计方法-The design and implementation of the pipelined CPU
cpu
- 这是本人的课程设计。采用微程序控制的CPU，能够从RAM中读取指令，并执行。包含MBR,MAR,IR,BR,ALU,PC等功能部件，能实现加减乘法，逻辑左右移位，逻辑与或非，在此基础上还可以拓展。希望能帮助你们。-This is my curriculum design. Micro-program control CPU can read instructions from the RAM and executed. Contains the MBR, MAR, IR, BR, ALU, PC
cpu
- EDA工具描述下的8位CPU硬件描述语言VHDL的设计-failed to translate
cpu
- 简易cpu 课程设计 vhdl modelsim-Easy cpu curriculum design vhdl modelsim
MIPS
- 基于32位字长的MIPS cpu设计的代码实现,包括指令和寄存器数据-Based on a 32-bit word length MIPS cpu design code, including instructions and register data
sim
- 8位的CPU设计，4条非R型指令，4条R型指令-CPU design of 8 bit, 4 non R type instruction, 4 R type instruction
Chapter-13
- 13.2 RISC-CPU设计 13.3 RISC-CPU Testbench设计-13.2 RISC-CPU design 13.3 RISC-CPU Testbench Design
CPU_project
- CPU设计与实践实验源码，工程文件 ise。VHDL代码 可直接运行-cpu project
Introduction-to-32bit-CPU
- 本课件介绍了如何设计32位CPU，设计过程和结构原理的讲解。-A brief introduction to the design of 32bits CPU.
logic-design-of-CPU
- 本文献介绍了基于32位架构的双发射流水线设计。-design of 32bits CPU