搜索资源列表
Dragon-Heart_VERILOG.doc
- 神州龙芯cpu的verilog设计规范，本规范适用于下列三种 Verilog代码文件的编写：1）可综合逻辑部件；2）虚拟部件（Virtual Component--VC）；3）测试模块（testbenches）。-The verilog design specification of BLX cpu
CPU_Sinple
- 实现单周期CPU，完全按照设计图设计出各个部件后用函数联合成CPU。-Function joint completely designed in accordance with the design of the various components to achieve single-cycle CPU to CPU.
test
- 1) 定义一个CPU类，包含等级（Rank）、频率（frequency）、电压(voltage)等属性，有两个公有成员函数run、stop。其中，rank为枚举类型CPU__Rank,定义为enum CPU_Rank{P1=1,P2,P3,P4,P5,P6,P7},frequency为单位是MHz的整型数，voltage为浮点型的电压值。观察构造函数和析构函数的调用顺序。 2) 定义一个简单的Computer类，有数据成员芯片(cpu)、内存(ram)、光驱(cdrom)等等，有两个公有成员
Cycle-time-slice-rotary-algorithm
- 实验任务 设计一个程序,根据不同的调度算法模拟操作系统对进程的调度。 调度算法: 时间片循环法 1、 设计进程控制块PBC表结构，适用循环时间片轮转算法。 2、 PBC结构通常包括以下信息：进程名、进程优先数、轮转时间片、进程的CPU时间，进程状态等。根据调度算法不同，PCB结构可作适当的调整。 3、 建立进程队列。对不同的算法编制不同的入链程序。 程序要求达到的运行效果：在设置好进程数量、调度算法后，系统能按设定的参数运行，并在屏幕上交替显示就绪队列和完成队列的进程名等
STM32uCGUI
- μ C/GUI 是一种用于嵌入式应用的图形支持软件。它被设计用于为任何使用一个图形 LCD 的应用提供一个有效的不依赖于处理器和 LCD 控制器的图形用户接口。它能工作于单任务或 多任务的系统环境下。μ C/GUI 适用于使用任何 LCD 控制和 CPU 的任何尺寸的物理和虚拟显示。 它的设计是模块化的，由在不同的模块中的不同的层组成。一个层，称作 LCD 驱动程序，包 含了对 LCD 的全部访问。μ C/GUI 适用于所有的 CPU，因为它 100 由的 ANSI 的 C 语言
LC2K
- Litter computer的VHDL实现，是一个多时钟周期CPU的设计实现。-It is a design of CPU of "little computer" in VHDL.
GetHardware
- WINDOWS下读写计算机硬件信息，用于加密设计，实现软件直接读取CPU,主板，MAC地址，硬盘等信息-Under WINDOWS read and write computer hardware information for the design of encryption software directly read information such as CPU, motherboard, MAC address, hard
Process-scheduler-design
- 1．设计一个有几个进程并发执行的进程调度程序，每个进程由一个进程控制块(PCB)表示，进程控制块通常应包括下述信息：进程名，进程优先数，进程需要运行的时间，占用CPU的时间以及进程的状态等，且可按照调度算法的不同而增删。 2．调度程序应包含2—3种不同的调度算法，运行时可以任选一种，以利于各种方法的分析和比较。 3．系统应能显示或打印各进程状态和参数的变化情况，便于观察。 -1.To design a process scheduler the concurrent executio
shiyan1
- 设计一个有 N个进程共行的进程调度程序。 进程调度算法：采用最高优先数优先的调度算法（即把处理机分配给优先数最高的进程）和先来先服务算法。每个进程有一个进程控制块（ PCB）表示。进程控制块可以包含如下信息：进程名、优先数、到达时间、需要运行时间、已用CPU时间、进程状态等等 -scheduling procedures
CPU_test
- 设计并通过modelsim仿真软件实现了一个可以在FPGA平台上运行的8位RISC的CPU软核-Design an 8-bit RISC CPU soft core on an FPGA platform and simulate it using ModelSim
d12
- 计算机组成原理，设计cpu实现输入五个有符号数球负数的平方和！-Principles of Computer Organization, enter up to five the number of symbols ball square of the negative and design cpu!
mutil_cpu
- 主要设计了基于Nios_的双核处理器的设计与实现，内含QUARTUS工程文件，实现了两个CPU通过互斥核通讯的实验。EP2C5平台-Primarily designed dual-core processors based Nios_ the design and implementation of embedded QUARTUS engineering documents, to achieve a of two CPU mutex nuclear communications experi
design-process-scheduling-algorithm
- 进程调度算法的设计 设计要求： ①设计进程控制块PCB表结构，分别适用于优先数调度算法和循环轮转调度算法。 ②建立进程就绪队列。对两种不同算法编制入链子程序。 ③编制两种进程调度算法：1）优先数调度；2）循环轮转调度 设计技术参数参考: ①本程序用两种算法对五个进程进行调度，每个进程可有三个状态，并假设初始状态为就绪状态。 ②为了便于处理，程序中的某进程运行时间以时间片为单位计算。各进程的优先数或轮转时间数以及进程需运行的时间
intheend
- VHDL设计CPU完整版的VHDL实验程序和下载到实验台上的程序 可能有一些小的错误需要自己调整一下 包括取值、运算、存出、写回和控制几大模块-The full version of the VHDL design CPU VHDL experimental procedures and downloaded to the experimental stage, the program may have some small errors need to adjust the values, c
System-Verilog-and-HDL-skills
- 这个教程讲了如何用SystemVerilog写一个CPU，这个教程是和视频专辑http://i.youku.com/u/UMTExNzExOTgw/videos一起使用的，而且里面讲了一些FPGA的逻辑设计技巧-This tutorial about how to use SystemVerilog write a CPU, this tutorial is used in conjunction with, and the video album http://i.youku.com/u/UM
electronic-clock-design
- 基于单片ＣＰＵ的ＬＣＤ显示电子时钟设计C++源代码超精准。-Ultra-precise chip CPU, LCD display electronic clock design C++ source code.
chapter3
- 多核CPU计算机 多线程编程基础 OpenMP 并行程序设计语言和并行结构的描述 -Parallel Programming
PipelineCPU
- 这是我们设计的一个MIPS流水线CPU，基于Verilog HDL语言实现。它与传统的MIPS流水线CPU不同点在于，5个流水段各自维护一个变量(SelType)表明当前正在执行的指令类型，这样处理数据冒险、loaduse冒险或者跳转冒险时候每个段都能知道其他段正在处理的语句，从而方便我们的处理。-This is a MIPS pipelined CPU based on Verilog HDL language to achieve. It the the MIPS pipelined CPU
Vxworks
- VxWorks是一种嵌入式的实时操作系统，所谓嵌入式系统就是用户自己开发设计板子，板子上通常有一颗CPU，VxWorks支持32位的CPU，包括Intel公司的x86、Motorola公司的68k和PowerPC、MIPS、ARM、Intel公司的i960、Hitachi公司的SH。我们设计的这块板子通常没有软件的自开发能力，所以我们需要一台通用机来辅助开发，这台通用机可以是PC或工作站，我们称辅助我们软件开发的通用机为宿主机(Host)，用户自己开发的板子为目标机(Target)。宿主机上要有
cputest
- 通过verilog语言设计的简单CPU，可完成加减乘除和算数逻辑移位功能。-By verilog language design simple CPU, to be completed by addition, subtraction, and arithmetic logic shift function.