搜索资源列表
JCHENG2
- 设计一个程序模拟进程管理的过程,采用时间片轮转法，进程占用CPU的时间片有每个进程的优先数来确定。(约定：每个优先数对应10分钟)-design a simulation process management process using time-Web, the process of CPU time for each and every piece of the process to determine the priority number. (Agreement : each corre
JCHENG2
- 设计一个程序模拟进程管理的过程,采用时间片轮转法，进程占用CPU的时间片有每个进程的优先数来确定。(约定：每个优先数对应10分钟)-design a simulation process management process using time-Web, the process of CPU time for each and every piece of the process to determine the priority number. (Agreement : each corre
syn_wr
- 一般来说，CPU的读写时钟会引入到PLD中，笔者利用CPU的读写时钟实现同步读写寄存器，提高设计的可靠性。因此这种建模方式是推荐的CPU读写PLD寄存器建模方式-In general, CPU clock reading and writing will be introduced to the PLD, the author uses the CPU to read and write clock synchronized read and write registers, improve d
CPU_Design
- 基于VHDL的CPU的设计，本科课程设计，实现了一个指令集，能计算加减乘。-CPU design VHDL-based undergraduate curriculum design and implementation of a set of instructions, subtraction, multiplication, can be calculated.
进程调度
- 设计一个有 N个进程共行的进程调度程序。进程调度算法：采用最高优先数优先的调度算法（即把处理机分配给优先数最高的进程）和先来先服务算法。每个进程有一个进程控制块（PCB）表示。进程控制块可以包含如下信息：进程名、优先数、到达时间、需要运行时间、已用CPU时间、进程状态等等。进程的优先数及需要的运行时间可以事先人为地指定（也可以由随机数产生）。进程的到达时间为进程输入的时间。进程的运行时间以时间片为单位进行计算。每个进程的状态可以是就绪 W（Wait）、运行R（Run）、或完成F（Finish）三
nibbler
- 一个4位CPU的设计，并且使用数量很少的74系列芯片制作出一个简单的计算机，可以驱动1602液晶屏，蜂鸣器和LED灯。-A 4-bit CPU design, and use a small number of 74 series chips to produce a simple computer, you can drive 1602 LCD screen ， buzzer and LED lights.
Colfax-HOW-Day-01
- 介绍了英特尔至强处理器和英特尔Xeon Phi协处理器和讨论它们的功能和目的。我们也开始介绍便携式的，面向未来的并行编程和讨论在英特尔MIC架构的高性能的先决条件：线程的并行性，矢量化和优化的内存访问模式。本课程将介绍本地的规划模型英特尔Xeon Phi协处理器，允许重用代码的应用程序设计为通用的CPU。会议的实践部分演示了如何在Linux操作系统（OS）在主机上运行的操作系统间的协处理器，以及如何使用英特尔的编译器上运行的处理器的本地应用程序。-Intel Architecture In
m_cycle_mips
- verilog设计的5状态多周期mips -multiple cycle mips CPU design of Verilog
NeonLightPLC
- PLC类型：西门子cpu224xp 题目：霓虹灯广告屏装置的PLC系统设计 -the design for neon light with PLC(simens cpu 224xp and two EM222-8DO)
VHDL
- 用VHDL写的模拟cpu程序，可以下载到硬件完成仿真，东南大学课程设计- Written in VHDL simulation CPU program, you can download to the hardware simulation, Southeast University curriculum design
yu
- 用VHDL写的模拟cpu程序，可以下载到硬件完成仿真，东南大学课程设计- Written in VHDL simulation CPU program, you can download to the hardware simulation, Southeast University curriculum design
s1
- 能将字符型的指令自定义地编译成二进制码，用来学习设计自己的CPU-Can be character-type instructions can be compiled into a binary code, used to learn to design their own CPU
PipelineCPU
- 一个用Verilog HDL语言所写的32位MIPS指令系统流水线CPU，含代码工程文件和相关设计说明文档，比较详细。-verilog HDL, 32 MIPS pipeline CPU
traffic_light
- 设计一个简单的交通灯控制器，交通灯显示用实验箱的交通灯模块来显示。系统时钟选择时钟模块的1Hz时钟，黄灯闪烁时钟要求为1Hz，红灯15s，黄灯5s，绿灯15s。系统中用CPU板上的复位按键进行复位。(Design a simple traffic light controller, traffic lights show the use of the experimental box traffic lights module to display. System clock select cl
FreeRTOS中文实用教程
- 在嵌入式领域中，嵌入式实时操作系统正得到越来越广泛的应用。采用嵌入式实时操作系统(RTOS)可以更合理、更有效地利用CPU的资源，简化应用软件的设计，缩短系统开发时间，更好地保证系统的实时性和可靠性。(Embedded real-time operating system is becoming more and more widely used in the field of embedded systems. Using embedded real-time operating system
Zet-1.3.1
- 在单片FPGA上实现九十年代初期PC，可安装Windows3.1及其他DOS系统。SOC中包含以80286(cpu),中断控制器,显示控制器(VGA),声音控制器,PS2(鼠标，键盘)等。是了解计算机历史变迁及学习SOC设计的重要资料！(ZET aims to implement an early 90`s PC on FPGA.Which include a 80286(cpu),interrupt controller,display card(VGA),sound card,PS2 int
新建文本文档
- 数字时钟系统 以最小系统板为核心模块，仅用CPU的定时器，设计一个夜光数字时钟系统。 仅用CPU的内部定时器，完成时间计时显示功能。 在线键盘进行修改设置。 扩展24C02存储芯片，使系统可设置三个以上的提醒时间点,精确到秒，到时声光提示，显示器闪烁，喇叭发出“嘟嘟” 声（十秒）。 .设计系统具有提醒点夜间及光照度低时点亮LED灯照明功能。(digital clock from system of 51)
GUI移植步骤
- UCGUI是一种嵌入式应用中的图形支持系统。它设计用于为任何使用LCD图形显示的应用提供高效的独立于处理器及LCD控制器的图形用户接口，它适用单任务或是多任务系统环境, 并适用于任意LCD控制器和CPU下任何尺寸的真实显示或虚拟显示。它的设计架构是模块化的，由不同的模块中的不同层组成，由一个LCD驱动层来包含所有对LCD的具体图形操作。 UCGUI可以在任何的CPU上运行，因为它是100%的标准C代码编写的。UCGUI能够适应大多数的使用黑白或彩色LCD的应用，它提供非常好的允许处理灰度的颜管理
STemWin532中文手册
- emWin 设计用于提供高效且独立于处理器和显示控制器的图形用户界面，用于任何使用图形显示进 行操作的应用。它与单任务和多任务环境、专用操作系统或具有任何商业 RTOS 兼容，emWin 的发 货形式为C 语言源代码。它可适用于任何尺寸的、具有任何显示控制器和CPU的物理和虚拟显示器。 其特性包括：(EmWin is designed to provide a graphical user interface that is efficient and independent of pro
PSoC? 4 PSoC 4XX7BLE
- PSoC? 4 是一个可扩展和可重配置的平台架构，是一个包含ARM? Cortex?-M0 CPU 的可编程嵌入式系统控制器。它把可编程、可 重新配置的模拟和数字模块与灵活的自动布线资源相结合。基于该平台的PSoC 4XX7_BLE 系列产品集成了下面各成分：集成低功耗 蓝牙（简称BLE，还称为Bluetooth Smart）的微控制器、无线模块和子系统。其他功能包括数字可编程逻辑、高性能的模数转换 （ADC） 、比较器模式的运算放大器以及标准通信和时序外设。为了满足新应用和设计的要求， PSo