搜索资源列表
quartus_NIOS_LCD
- nios下的lcd驱动开发源代码（仅供参考）
VGA
- 用来实现VGA发生时序，显示颜色，用CPLD实现
verilog
- 是几个用Verilog HDL语言编写的源代码（里面包括实现滤波器等），对想学习这个语言的朋友很有帮助！
cpld_dpd
- DVD数字伺服系统DPD循迹伺服相位比较算法,可以根据输出波形判断循迹伺服情况
MIIinterface
- MII接口1转2处理，可以实现在serdes上方便传输MII。
scramble
- 多路并行扰码，比单路分别扰码节省大量资源，速度没有下降。
add_64
- 64位verilog加法器，希望对大家有帮助
Source
- PS2键盘实验源代码，Verilog语言编写
Source
- PS2鼠标实验源代码，Verilog语言编写
PWM
- Core_PWM,verilog语言编写，可用于电机驱动
PWM
- Core_PWM,verilog语言编写，可用于电机驱动
MotionEstimation_project_code
- Use verilog and VHDL to implement the Motion Estimation function, work as the hardware accelerator.
FHT_example
- < ALTERA FPGA/CPLD 高级篇>>光盘资料中 体会“面积和速度的平衡与互换” 例程
DDRinterface
- 《ALTERA FPGA/CPLD高级篇》高速DDR存储器数据接口设计实例
RS_ENCODER_V3_0
- reed solomon encoder (matlab codes)
RS_DECODER_V3_0
- reed solomon decoder(matlab codes)
rs_decoder_31_19_6
- 里的所罗门RS编解码方案，建立工程后可直接编译调试，对于学习RS编码原理的人员可以作为一个例子学习，也可以应用于相应的系统中
divider
- 基于srt-2算法，利用verilog实现16位定点无符号数除法器（除数、被除数均由16位整数和16位小数组成，商由32位整数和16位小数构成，余数由32位小数组成）
Verilog
- 给大家一些关于VERILOG方面的学习以及练习的资料 主要是代码 希望大家喜欢
DisplayLCD
- 基于VRILOG HDL 的LCD控制显示字符程序；