搜索资源列表
pic2448
- PWM控制输出电压由于该程序所需完成的功能比较简单，设计时采用了简单的前后台组织结构：后台程序（主程序）在非通讯状态时工作，完成各项数据的采集和预处理，并标准化至通讯协议所规定的格式。这一过程不停进行，随时提供最新数据；前台程序（中断服务程序）在接收到来自控制器的命令时启动。它对命令加以识别，并按要求向控制器传送相应数据或对数据进行解析执行。该程序的流程示意如图-PWM output voltage control due to the completion of the procedures
zhuangtaizhishi
- 多路开关状态指示 如图4.3.1所示，AT89S51单片机的P1.0－P1.3接四个发光二极管L1－L4，P1.4－P1.7接了四个开关K1－K4，编程将开关的状态反映到发光二极管上。（开关闭合，对应的灯亮，开关断开，对应的灯灭）。 -multiple switch state instructions shown in Figure 4.3.1. AT89S51 SCM P1.0 - P1.3 then four LED L1 - L4, P1.4 - P1.7 then sw
VHDL_Development_Board_Sources
- 这是我最近买的一套CPLD开发板VHDL源程序并附上开发板的原理图,希望对你是一个很好的帮助!其中内容为:8位优先编码器,乘法器,多路选择器,二进制转BCD码,加法器,减法器,简单状态机,四位比较器,7段数码管,i2c总线,lcd液晶显示,拨码开关,串口,蜂鸣器,矩阵键盘,跑马灯,交通灯,数字时钟.-which I have recently bought a CPLD Development Board VHDL source code accompanied the development
tlv1544
- TLV1544与TMS320VC5402通过串行口连接，此时，A／D转换芯片作为从设备，DSP提供帧同步和输入／输出时钟信号。TLV1544与DSP之间数据交换的时序图如图3所示。 开始时， 为高电平（芯片处于非激活状态），DATA IN和I/OCLK无效，DATAOUT处于高阻状态。当串行接口使CS变低（激活），芯片开始工作，I／OCLK和DATAIN能使DATA OUT不再处于高阻状态。DSP通过I／OCLK引脚提供输入／输出时钟8序列，当由DSP提供的帧同步脉冲到来后
trafficwsdklk
- １．设计目的 （１）设计交通灯控制器； （２）学习状态机的设计方法； （３）学习原理图、状态机等多种的设计方法进行混合设计； （４）熟练掌握器件设计输入、编译、仿真和编程的过程。 ２．设计内容 位于十字路口的交通灯，在A方向和B方向各有红、黄、绿三盏灯，按所列顺序进行循环，交通灯循环顺序见表1所示。其中1表示灯亮，0表示灯灭。
solution1324
- SX-CPLD/FPGA 数字逻辑电路设计实验仪 SX-CPLD/FPGA 数字逻辑电路设计实验仪 产品介绍 1.利用CPLD/FPGA 提供的软硬件开发环境学习最新逻辑IC 设计，以取代TTL/CMOS 复杂的硬件设计。 2.可使用电路绘图法、ABEL 语言、波形图和数字硬件描述语言法(VHDL/AHDL)来开发电路。 3.CPLD/ FPGA 提供引脚可任意设定,故作测试实验时不需要做硬件连接,可节省大量连线焊接时间,快速学习软硬
MOORE
- 状态机设计，用VHDL进行MOORE型状态机的设计。原程序以及波形图
《嵌入式系统的微模块化程序设计－实用状态图C/C++实现》第二版对应软件包
- 《嵌入式系统的微模块化程序设计－实用状态图C/C++实现》一书对应的软件包，是一个基于状态图的软件开发框架，类似于嵌入式操作系统，但是比操作系统更加简单、耗资源更少。
statemachine
- 基于状态图的光电编码器4倍频vhdl程序，输入相位差90度的两相，输出倍频和方向信号-Based on the state of the optical encoder Figure 4 multiplier vhdl procedure, enter a 90-degree phase difference of two-phase, frequency and direction of the output signal
traffic
- verilog编写的一个交通灯程序，利用状态机实现。压缩包内有说明文档，源代码及时序截图-verilog prepared a program of traffic lights, the use of state machine to achieve. Compressed packet, there are documentation, source code and timing Screenshots
51
- 51单片机 C语言常骼模块与综合系统设计的程序源代码。内含代码与电路原理图。内容包括键判输入与数码显示，液晶显示，打印机输出，还有多功能显示屏应用系统设计，汽车行驶状态记录仪系统等内容。-C-51 single chip modules and integrated systems often skeleton design source code. Containing the code and circuit schematics. Including key sub-input and d
skj
- 有限状态机的经典，根据状态图编码，可以直接实现。-Classical finite state machine, according to state diagram encoding, can achieve.
LCD_SCREEN
- 利用了状态机的53种状态太分别描述LCD显示频的初始化、显示字符串“OK!”的时序图中的详细过程-Use of 53 states of state machine LCD display is too describe the frequency initialized, the string " OK!" The timing diagram of the detailed process
18-divide-8-divider
- 从ASM状态图可以看出，在state=0时，初始化参数，如果开始信号有效则载入被除数与除数，接着进入state=1状态，首先判断被除数寄存器的高九位是否大于除数，如果是则产生溢出信号，并回到此状态；否则被除数寄存器向左移一位，并进入state=2状态，同样先判断被除数寄存器的高九位是否大于除数,如果是则被数高九位减去除，并被除数最后一位置为1，并回到此状态；否则被除数寄存器向左移一位，并进入state=3状态, 同样先判断被除数寄存器的高六位是否大于除数,如果是则被数高九位减去除，并被除数最后一
HDL-DE-KE-ZHONGHE-JIANJIE
- 分析：制定规范 设计：状态图，真值表，编写代码。 验证：证明电路的正确性。仿真和形式化验 证。 综合：高层次到低层次转换。生成网表 测试：发现废品。生成测试向量-Analysis: norm design: state diagram, truth table, write the code. Authentication: proof of the c
Interactive-state-machine
- 交互状态机建模，交互状态机能够使用通过公共寄存器通信的独立的a l w a y s语句进行描述。 示的两个交互进程的状态图， T X是一个发送器， M P是一个微处理器。如果进程T X不忙，进 程M P将要发送的数据放置在数据总线上，然后向进程T X发送信号L o a d T X，通知其装载数据 并开始发送数据。进程T X在数据传送期间设置T X B u s y表明其处于忙状态，不能从进程M P接 收任何进一步的数据。-Interactive state machine mode
EDA
- 彩灯控制系统及状态机程序设计，主要源程序及仿真图、状态图-Lights control system and state machines
C
- 嵌入式系统的为模块化程序设计，使用状态图c/c++实现，通过使用二维表来实现状态机-Embedded systems for modular programming, using the state diagram c/c++ to implement a state machine by using two-dimensional table
EDA_zuizhong
- 乒乓球课程设计，按照乒乓球比赛的规则设计的，利用的是状态图的原理设计的-Table tennis course design, in accordance with the rules of the table tennis game design, the use of the state diagram of the principle of design
状态机
- 本代码跟据状态转移图，通过verilog实现了一个有限状态机。(This code implements a finite state machine with the state transition graph through verilog.)