搜索资源列表
DAC0832
- 利用DAC0832产生三角波，产生的的三角波周期受累加器A的控制，可以通过改变每次加的数值来改变周期，但连续性绘变差-Using DAC0832 produce triangle wave, produce the triangle wave cycle involvement maf implementation of A control, by changing the increment of numerical to change cycle, but continuity paint
vhdl2
- vhdl语言正弦信号发生器设计，传统的用分立元件或通用数字电路元件设计电子线路的方法设计周期长,花费大, 可移植性差。本文以正弦波发生器为例,利用EDA 技术设计电路,侧重叙述了用VHDL 来完 成直接数字合成器(DDS) 的设计,DDS 由相位累加器和正弦ROM 查找表两个功能块组成,其 中ROM查找表由兆功能模块LPM-ROM来实现。-The traditional use of discrete components or general purpose digital cir
8CPU
- 指令寄存器：在触发时钟的正沿触发下，寄存器将数据总线送来的指令存入寄存器； 累加器用于存放当前的结果，它也是双目运算的一个数据来源； 算术逻辑运算单元根据输入的8种不同操作码实现相应的加、与、异或、或等8种基本操作运算； 状态控制器实际上就是一个状态机，它是CPU的控制核心，用于产生一系列的控制信号，启动或停止某些部件。CPU何时进行读指令、读写I/O端口、对ROM数据的读取等操作，都是由状态机来控制的； -Instruction Register: The trigger is
cla20_n
- Verilog 20 bit的累加器 采用流水香设计，用5级4bit的超前进位加法器-Verilog 20 bit accumulator using water in Hong design, with five 4bit the look-ahead adder
ljq
- 用力控实现累加器，非常有用的，大家下载吧-Force control to achieve accumulator, very useful, we download it
SG_FPGA
- 2006年电子设计竞赛二等奖，多功能函数、信号发生器核心器件FPGA内部的原理图，主要模块用VHDL代码描述，包括PLL、相位累加器、波形算法和正弦波查找表，可实现0.005Hz~20MHz的多波形信号产生，频率步进值0.005，输出接100MSPS速率的DAC--AD9762-Electronic Design Competition 2006, second prize, multi-function signal generator within the core of the devic
sin
- 设计一个正弦信号发生器，用VHDL设计出同步寄存器、相位累加器等，正弦ROM查找表建议采用定制器件的方法完成，正弦ROM数据文件可以用C代码完成。-failed to translate
DDS-program
- DDS芯片中主要包括频率控制寄存器、高速相位累加器和正弦计算器三个部分（如Q2220）。频率控制寄存器可以串行或并行的方式装载并寄存用户输入的频率控制码；而相位累加器根据 dds 频率控制码在每个时钟周期内进行相位累加，得到一个相位值；正弦计算器则对该相位值计算数字化正弦波幅度（芯片一般通过查表得到）。DDS芯片输出的一般是数字化的正弦波，因此还需经过高速D/A转换器和低通滤波器才能得到一个可用的模拟频率信号。-The chips mainly includes DDS frequen
unsig_altmult_accum
- 无符号型的基于累加器的乘法器，代码比较简单-unsigned altmultiplex accumultor
9leijia
- 单片机控制数码管累加器，实现累加功能。单片机入门程序。-SCM digital accumulator to achieve cumulative function. MCU Start program.
TIM
- 飞思卡尔单片机 PWM产生方波，脉冲累加器计数脉冲-freescale PWM
GM4854
- GM4854C 300MHz12 位I/Q 双通道DDS GM4854C 是一款 I/Q 正交型数字频率合成器，工作频率最高可达300MHz。内部集成 两路高速、高性能的12 比特DAC，输出正交的正余弦波形。芯片内部包括一个48 比特宽 的相位累加器，一个48 比特宽的频率累加器，一个14 比特宽的相位调整加法器，一个12 比特宽的幅度调整乘法器，能够提供高精度的频率合成、相位调整以及幅度调整。- GM4854C 300MHz12 位I/Q
mac
- verilog 实现乘累加器 源代码 以及测试代码 mac.v mac_tb.v-verilog Achieved by the source code and test code accumulator mac.v mac_tb.v
maichongleijiaqicesu
- 用脉冲累加器计光电编码器输出的脉冲个数，用数码管显示速度，数码管用的是A口和E口控制-By using A pulse accumulators program output pulse number of photoelectric encoder, with A digital pipe display speed, digital works is A mouth and E mouth control
fenpin11
- 该小数分频器利用VHDL语言，在同一程序中实现了分频比交错、累加器分频两种方式。采用同步时序。-The decimal prescaler use VHDL language, in the same procedure to realization of points staggered, frequency than accumulators points frequency in two ways. The timing synchronization.
Accumulator
- 数字逻辑设计中累加器的开发源代码，开发环境为Quartus-Accumulator in Quartus
dds
- DDS电路的 VHDL设计，主要累加器和相位/幅度转换两部分组成。-Circuit design of DDS VHDL, main accumulators and phase/range conversion two parts.
MicroController
- 了解EDA扩展板功能,利用实验系统 伟福COP2000，自行设计微程序控制器和指令系统，能够实现数据传送，进行加、减运算和无条件转移，具有累加器寻址、寄存器寻址、寄存器间接寻址、存储器直接寻址、立即数寻址等五种寻址方式，并实现EDA控制。-Learn EDA expansion board function, use of experimental DW COP2000, self-designed micro-program controller and instruction, can ac
new_jilei15
- 脉冲累加器完成对15脉冲累加。用于雷达测距-inpuse add
verilog_sine-wave-generator
- verilog语言书写的基于DDS相频累加器的正弦波发生器-verilog language of the sine wave generator