- uart16550 is a 16550 compatible (mostly) UART core. The bus interface is WISHBONE SoC bus Rev. B. Features all the standard options of the 16550 UART: FIFO based operation
- asn.1 关于协议规约的C代码源程序
- dynamic-mandel 利用并行技术
- mipsel-elf4X16MNODIVX0611 8202r source code for dvd cards programming
- JSP SQL学生选课系统(毕业设计作品).rar 基于J2EE的选课系统的设计与实现
- pss 爬取招聘网站
文件名称:verilog_sine-wave-generator
-
所属分类:
- 标签属性:
- 上传时间:2012-11-16
-
文件大小:12.91kb
-
已下载:0次
-
提 供 者:
-
相关连接:无下载说明:别用迅雷下载,失败请重下,重下不扣分!
介绍说明--下载内容来自于网络,使用问题请自行百度
verilog语言书写的基于DDS相频累加器的正弦波发生器-verilog language of the sine wave generator
(系统自动生成,下载前可以参看下载内容)
下载文件列表
verilog_sine wave generator.doc
1999-2046 搜珍网 All Rights Reserved.
本站作为网络服务提供者,仅为网络服务对象提供信息存储空间,仅对用户上载内容的表现方式做保护处理,对上载内容本身不做任何修改或编辑。
