CDN加速镜像 | 设为首页 | 加入收藏夹
当前位置: 首页 资源下载 源码下载 嵌入式/单片机编程 搜索资源 - 除法

搜索资源列表

  1. 51-4bytedivprogram

    0下载:
  2. 51单片机4字节无符号除法程序(集成)源程序附有解细新的技术资料,好好珍息,初学者入门的好资料,赶快下载,祝你成功。-51 4 BYTE DIV PROGRAM ASM,VERY GOOD!
  3. 所属分类:SCM

    • 发布日期:2017-04-12
    • 文件大小:1453
    • 提供者:新海楠
  1. Frequence-Test

    0下载:
  2. 基于FPGA的数字测频电路(307.617KHz),verilog文件。分频模块,循环移位除法模块,测频模块。- U57FA u4E8EFPGA u7684 u6570 u5B57 u6D4B u9891 u7535 u8DEF uFF08307.617KHz uFF09 uFF0Cverilog u6587 u4EF6 u3002 u5206 u9891 u6A21 u5757 uFF0C u5FAA u73AF u79FB u4F4D u9
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-13
    • 文件大小:2458
    • 提供者:毛奕陶
  1. chufaqi

    1下载:
  2. 这是一个用Verilog编写的一个除法器,可以快速的进行除法运算-This is a a divider, written in Verilog division operation can be quickly
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-05-07
    • 文件大小:1168797
    • 提供者:liu liushuai
  1. Fau

    0下载:
  2. 使用vhdl写的32位 64位浮点数加法模块、浮点数乘法模块、浮点数除法模块(Use vhdl write 32-bit 64bit floating-point addition module, floating-point multiplication module, floating-point division module)
  3. 所属分类:VHDL/FPGA/Verilog

    • 发布日期:2017-12-15
    • 文件大小:29696
    • 提供者:文中羊
  1. rtl

    0下载:
  2. 基于S10新品的2x2矩阵乘模块,附带双精度的乘法,除法ip核(2x2 matrix multiplication module based on S10 new product, with double precision multiplication, division IP kernel)
  3. 所属分类:VHDL/FPGA/Verilog

    • 发布日期:2018-04-20
    • 文件大小:590848
    • 提供者:Rdddd
  1. crc_core

    0下载:
  2. 程序主要用来检测或校验数据传输或者保存后可能出现的错误。它是利用除法及余数的原理来作错误侦测的。(The program is mainly used to detect or verify data transmission or to save possible errors.It is an error detection using the principle of division and remainder.)
  3. 所属分类:VHDL/FPGA/Verilog

    • 发布日期:2018-04-28
    • 文件大小:7168
    • 提供者:小李子公公
« 1 2 ... 5 6 7 8 9 10»
搜珍网 www.dssz.com