CDN加速镜像 | 设为首页 | 加入收藏夹
当前位置: 首页 资源下载 源码下载 嵌入式/单片机编程 搜索资源 - code phase

搜索资源列表

  1. at89s52_cCS5460_power_meter.ra

    2下载:
  2. 基于CS5460A和AT89S52的单相电功率测量仪的设计,并用ZLG7289实现数码管的驱动。资料为单相电功率测量仪源代码。,CS5460A and AT89S52-based single-phase electric power meter design, and implementation of digital control ZLG7289 driver. Information for the single-phase electric power measuring instru
  3. 所属分类:SCM

    • 发布日期:2015-05-30
    • 文件大小:2.19kb
    • 提供者:binly
  1. source-code-of-brushless-motor

    1下载:
  2. 无刷电机驱动器源代码。基于无传感器方案的无刷电机启动器。核心是换向角度检测:即电机反电势波形数据处理,经过衰减滤波,取出过零相位。应为低速反电势波形dB过小,波形扰动太大,本程序还不能稳定处理10Hz以下的换向计算。,Brushless motor driver source code. Program based on the sensorless brushless motor starter. Is the core to the point of view for detection:
  3. 所属分类:SCM

    • 发布日期:2017-03-23
    • 文件大小:102.08kb
    • 提供者:tanret
  1. This VHDL code pertains to the DCO model

    0下载:
  2. code.doc C.1 DCO LEVEL 2 This VHDL code pertains to the DCO model descr iption in Section 6.5.5. The entity declaration of the level 2 DCO is between lines 18 and 39. The VHDL generics or elaboration-phase parameter constants are declared between
  3. 所属分类:VHDL编程

    • 发布日期:2012-09-11
    • 文件大小:66kb
    • 提供者:a1234567
  1. dpll

    1下载:
  2. dpll的verilog代码,完成数字锁相。用于时钟对准,位同步。-dpll the verilog code to complete the digital phase-locked. Alignment for the clock, bit synchronization.
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-03-28
    • 文件大小:1.15kb
    • 提供者:hsj
  1. sxdn

    1下载:
  2. 三相电能表源程序 三相电能表源程序-Three-phase Energy Meter Three Phase Energy Meter source source
  3. 所属分类:SCM

    • 发布日期:2017-03-25
    • 文件大小:44.86kb
    • 提供者:迷茫
  1. MC145152

    0下载:
  2. 1、数字锁相环的单片机代码。 2、单片机与数字锁相环MC145152的应用系统的设计与实现。-1, the single-chip digital phase-locked loop code. 2, microcontroller and digital PLL MC145152 Application System Design and Implementation.
  3. 所属分类:SCM

    • 发布日期:2017-04-01
    • 文件大小:11.57kb
    • 提供者:foxmail2008
  1. code-PDF

    0下载:
  2. 驱动程序设计 国嵌第5阶段(驱动程序设计)-Country embedded driver design phase 5 (Driver)
  3. 所属分类:Embeded Linux

    • 发布日期:2017-04-02
    • 文件大小:859.16kb
    • 提供者:唐成卫
  1. VHDL

    0下载:
  2. 8位相等比较器含源代码,用VHDL语言编写,具体很高的实用性,供读者参考-8, phase comparator, such as with the source code, using VHDL language, the specific relevance of a high for the reader is referred to
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-06
    • 文件大小:884byte
    • 提供者:lijinling
  1. DDR_SDRAM_controller

    0下载:
  2. DDR SDRAM控制器的VHDL源代码,含详细设计文档。 The DDR, DCM, and SelectI/O™ features in the Virtex™ -II architecture make it the perfect choice for implementing a controller of a Double Data Rate (DDR) SDRAM. The Digital Clock Manager (DCM) provides t
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-03-26
    • 文件大小:128.83kb
    • 提供者:xbl
  1. frequency_measured_amplitude_phase_measurement

    0下载:
  2. 2008年北京市大学生电子设计竞赛程序源代码[测频率,测幅值,测相位]。进过竞赛测试性能良好,获奖作品-Beijing 2008 Undergraduate Electronic Design Contest source code [test frequency, measured amplitude, phase measurement]. Progressive had a good race to test the performance, winning entries
  3. 所属分类:SCM

    • 发布日期:2017-04-07
    • 文件大小:899kb
    • 提供者:wangshuqi
  1. ADE7758threephase

    0下载:
  2. This the Firmware code for the ADE7758 for the PIC Micro controller for the computation of three phase parameters.-This the Firmware code for the ADE7758 for the PIC Micro controller for the computation of three phase parameters.
  3. 所属分类:Other Embeded program

    • 发布日期:2017-04-01
    • 文件大小:1.95kb
    • 提供者:sanath
  1. clktest

    0下载:
  2. 在开发过程中,通常要进行时钟可靠性测试,主要有相位的变化 、占空比的变化。本代码实现了时钟相位变化和占空比的变化。-In the development process, usually the reliability of the test clock, there are phase changes, the duty cycle changes. Implementation of the code phase of the clock change and the duty cycle
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-12
    • 文件大小:734byte
    • 提供者:leon
  1. svc_timer33ms

    1下载:
  2. Verilog 下脉冲发生器的源代码,可用于模拟三相交流电过零点,主要用于调试一些类似SVC(无功补偿)控制器的一些算法-Pulse generator under the Verilog source code, can be used to simulate three-phase alternating current zero-crossing point, mainly for debugging similar SVC (reactive power compensation) co
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-05-02
    • 文件大小:745.63kb
    • 提供者:huangyongbing
  1. PLL

    0下载:
  2. PLL是数字锁相环设计源程序, 其中, Fi是输入频率(接收数据), Fo(Q5)是本地输出频率. 目的是从输入数据中提取时钟信号(Q5), 其频率与数据速率一致, 时钟上升沿锁定在数据的上升和下降沿上; 顶层文件是PLL.GDF-Digital phase-locked loop PLL is the design source code, which, Fi is the input frequency (receive data), Fo (Q5) is
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-07
    • 文件大小:124.39kb
    • 提供者:许伟
  1. XSADC

    0下载:
  2. 适用软件:Code Warrior 4.7 Target : MC9S12XS128单片机 Crystal: 16.000Mhz busclock: 8.000MHz pllclock:16.000MHz 本程序主要包括以下功能: 1.设置锁相环和总线频率; 2.IO口使用; 3.共四路ATD使用及显示方法。 LED计数,根据灯亮可以读取系统循环了多少次-Code Warrior 4.7 Target: MC9S12XS128 Crystal: 16.0
  3. 所属分类:Embeded-SCM Develop

    • 发布日期:2017-03-28
    • 文件大小:6.2kb
    • 提供者:fenglinxie
  1. XSIOC

    0下载:
  2. Code Warrior 4.7 Target : MC9S12XS128 Crystal: 16.000Mhz busclock:16.000MHz pllclock:32.000MHz ============================================ 本程序主要包括以下功能: 1.设置锁相环和总线频率; 2.IO口使用; 3.IOC7口16位计数器。 LED计数,根据灯亮可以读取系统循环了多少次-Code Warrior
  3. 所属分类:Embeded-SCM Develop

    • 发布日期:2017-03-24
    • 文件大小:5.75kb
    • 提供者:fenglinxie
  1. ADE7758_communication_test

    0下载:
  2. This source code writes to ADE7758 3-phase energy meter registers and reads them, showing information in a 16x2 LCD. This is done to check SPI communication.
  3. 所属分类:SCM

    • 发布日期:2017-03-29
    • 文件大小:30.7kb
    • 提供者:Alex
  1. 3-phase-spwm

    2下载:
  2. dsPIC30f2010三项逆变C程序源码,通过KIT3编程器测试。-dsPIC30f2010 three inverter C program source code, programmer by KIT3 test.
  3. 所属分类:DSP program

    • 发布日期:2017-04-07
    • 文件大小:47.02kb
    • 提供者:wxwx1
  1. Double-byte-adder-BCD-code

    0下载:
  2. 将以片内RAM 30H 为起始地址的双字节BCD码 30H和40H为起始地址的双字节BCD码相加,结果放在50H和51H中,程序结束-Will be in RAM30H for the starting address of the double byte BCD code 30H and 40H for the starting address of the double byte BCD code phase, results in 50H and 51H, end of program.
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-03-28
    • 文件大小:40.94kb
    • 提供者:刘智平
  1. Micro inverter Source Code

    1下载:
  2. 微逆源码, 单相逆变器,逆变器 ,C语言(Micro inverter source, single-phase inverter, inverter, C language)
  3. 所属分类:DSP编程

    • 发布日期:2017-12-21
    • 文件大小:234kb
    • 提供者:lmyfore
« 12 3 4 5 6 7 8 9 10 ... 13 »
搜珍网 www.dssz.com