搜索资源列表
5_lined_cpu
- 简单5级流水线CPU的verilog逻辑设计-Simple line 5 of the CPU logic design verilog
DDCA_HDL_Examples
- mpis-CPU的VHDL语言设计，也包含了很多课件和例子。-MPIS-CPU
pipeline
- 用Quartus II 设计的3级流水CPU，指令采用二次重叠执行方式-Quartus II design with three-stage pipeline CPU, instruction execution overlaps with the second time
Chapter11-13
- 第十一章到第十三章的代码 本书通过100多个模块实例，详细地讲解了Verilog HDL程序设计语言，全书共分13章，内容涉及VerilogHDL语言基本概念、建模、同步设计、异步设计、功能验证等，实例包括各种加法器/计数器、乘法器/除法器、编码器/译码器、状态机、SPIMaster Controller、I2C Master controller、CAN ProtocolController、Memory模块、JPEG图像压缩模块、加密模块、ATA控制器、8位RISC-CPU等及各个
temperaturesheji
- 以Intel 8086CPU为主控制器，设计出具有测量和报警功能的温度控制系统，且温度输出采用数字LCD显示，与传统的温度计相比，具有读数方便，测温范围广，测温准确等优点，可用于科研实验室使用；运用所学基础知识，由实验箱电位器旋钮模拟外部温度传感器（输入为0-100℃），AD0809转换芯片实现模拟量与数字量的转换，选通8255A、74LS273接口芯片扩展CPU并行接口，结合中文液晶显示模块ocmj2*8LCD实现温度可观性,且采用8086汇编作为开发语言进行软件编程，将各环节连贯实现。-Wi
VHDLmipsPipeline
- 32 位MIP流水线CPU设计，5 stage，代码详细，包括ALU,存储器,寄存器等，是个很不错的CPU设计-32 MIP pipelined CPU design, 5 stage, the code in detail, including the ALU, memory, registers, etc. is a very good CPU design
wenduyalicaijixitong
- 设计的为一个温度压力实时采集显示系统，其具体如下：（包括源码） 1．以MC51单片机为CPU设计系统 2．每5分钟采集一次温度信号，10分钟采集一次压力信号。并实时显示温度、压力值。 3．比较温度、压力的采集值和设定值，控制升温、降温及升压、降压时间，使温度、压力为一恒值。 4．设温度范围为：－10~＋40摄氏度、压力范围为0~100pa；升温、降温时间和温度上升、下降的比例为1摄氏度/分，升压、降压时间和压力上升、下降的比例为10pa/分钟。 -Design tempe
top
- 简单cpu设计 -包括内存单元，运算单元，数据及模块同步单元，状态机单元-CPU design- include memory module, alu module, synchronization module(data and block), finite state machine module
16-bit_cpu_design
- 详细介绍了如何设计一个简单的16位cpu.其中包含了从最基础的指令系统开始到最复杂的cu控制器的设计思路，方案.最后还介绍了一些有关vhdl语言的用法,并给出了具体的cpu部件的vhdl代码,从而帮助大家更为深刻的学习如何设计一个简单的cpu-Described in detail how to design a simple 16-bit cpu. Which contains the most basic instruction from the beginning to the most
8bitcpu_microprogrammed_vhdl
- 八位微程序结构的cpu设计 。 此为课堂设计，欢迎大家参考。 本人联系方式：justin_dengcn@126.com-8 cpu micro-structure of the design process. This is a lesson. please Contact: justin_dengcn@126.com
CPUsourcecode
- 本设计实现了一个具有标准的32位5级流水线架构的MIPS指令兼容CPU系统。具备常用的五十余条指令，解决了大部分数据相关，结构相关，乘除法的流水化处理等问题，并实现了可屏蔽的中断网络。-This design implements a standard 32-bit 5-stage pipeline architecture of MIPS instruction compatible CPU system. Instructions with more than 50 commonly use
dcv
- 一种实用的单片机双CPU设计方案及其应用-A practical single chip dual CPU design and its application
8bitRISCCPU
- 该文件是8位CPU设计硬件描述语言，对于初学者来说可以作为参考-The file is 8-bit CPU design hardware descr iption language can be used as reference for beginners
NonPipelined_Design
- 用VHDL实现的非流水线CPU设计，可以稍加改动变成流水线设计-VHDL implementation with non-pipelined CPU design
PipelinedCPU
- 用Verilog语言实现的流水线CPU设计，大家可以参考一下。-Using Verilog design language of the line CPU, you can reference.
Structure_Design_of_Drgon2E
- 国产CPU龙芯2E设计方面的说明文档,是编程以及CPU设计和学习的理想材料-Domestic Godson 2E CPU design documentation, programming and CPU design and is ideal for learning materials
utility
- 全国电子设计大赛:智能电动车的设计.实现功能:以AT89C52单片机为核心，用双CPU实现电动小车的实时智能控制。CPU对各个传感器检测到的信号进行综合判断处理，然后发出控制信号给电机驱动电路控制小车运行。系统采用PWM动态控制电动机转速，采用红外光电传感器检测引导线，矫正行车路线，超强纠偏。采用霍尔元件检测车轮转动，测速计算距离。用看门狗X5045实现数据存储；采用接近开关准确的探测出金属片的位置、长度；采用光电传感器检测障碍物。-KFJSKFJIOEJLKSFJKLDFJFF
CPU-heat-sink-and-thermal-analysis-of-structural-d
- CPU散热器结构设计与热分析，对于做机械设计的朋友应该有一定的参考作用！-CPU heat sink and thermal analysis of structural design, mechanical design for a friend so there should be some reference!
VerilogHDLexample
- 可综合的VerilogHDL设计实例 ---简化的RISC CPU设计简介-VerilogHDL comprehensive design example can be simplified RISC CPU design--- Introduction---
cpu16
- 16位cpu设计vhdl源码。主要实现risc机器模型-16-bit cpu design code