搜索资源列表
install-vxworks62-mips
- install txt for vxworks 6.2 mips license文件-install txt for vxworks 6.2 mips license
mrua_SMP8634_2.8.7.0_dev.mips
- 用于sigma开发的sdk源码,版本为mrua_SMP8634_2.8.7.0。-For the sigma development sdk source code, version mrua_SMP8634_2.8.7.0.
EJTAG-MIPS-debug
- 本文介绍了一种调试工具。硬件上利用了商品化的低价设备,因为其电路极其简单,所以也完全可以自行制作。软件基于开放源码平台GNU的GDB调试程序,没有任何版权的问题,而且开放源码的特性使得功能的添加和修改完全自主可控,具有良好的可扩展性;另外其可移植性也比较好,理论上在任何 类UNIX平台上都能移植。此系统实际在linux和cygwin上都已能正常工作。-This paper presents a debugging tool. Use of commercial hardware, low-c
ejtag-0.2
- mips e-jtag 加载uboot程序,实现直接控制cpu加载boot loader,无需事先烧写任何程序进flash-mips e-jtag loading uboot procedures to achieve direct control of the cpu load the boot loader, any program without prior programming into flash
Cache_MIPS
- SystemC 实现 MIPS 处理器 源代码-SystemC source code to achieve MIPS processor
MIPScpu
- MIPS处理器VHDL代码,实现加法,减法乘除等运算,可综合-MIpscup vith vhdl
board
- psos for Mips bsp
sysinit
- psos for mips bsp
kpddrv
- mips 下的键盘驱动-mips under the keyboard driver
u-boot-1.3.4
- U-BOOT,著名的Bootloader程序,可用于arm,mips等微处理器。-U-BOOT, famous Bootloader program can be used for arm, mips, such as microprocessors.
admboot-orignate
- mips架构处理器ADM5120的全部详细boot-loader源代码,可参考性,可移植性极大!!,大家好好利用啊.-mips processor architecture ADM5120 full details boot-loader source code, can refer to, and portability great! ! We make good use of ah.
uCOS-II.arca.tar
- ucos 在arca方舟芯片(mips)上的移植。-uCOS in arca ark chips (mips) on transplantation.
Eboot_AMD
- 基于AU1200的启动代码EBOOT,这是WINCE下的代码,对于用MIPS架构的有帮助-Au1200-based startup code EBOOT, this is under WINCE code, for use MIPS architecture helpful
mrua_SMP8634_2.8.2.0_dev.mips
- Sigma SMP8634 Mrua v. 2.8.2.0
mipsCPU
- MIPS CPU tested in Icarus Verilog
proj2
- run mips program using C-run mips program using C++
msim-1.3.7
- 一个MIPS模拟器的源码,这个模拟器可以直接解释执行MIPS汇编文件,很适合调试-A MIPS simulator source code, the simulator can directly explain the implementation of MIPS compilation of documents, it is suitable debugging
mipscpudesign
- cpu设计实例mips。MIPSI指令集32位CPU(1)MiniCore设计实例全32位操作,32个32位通用寄存器,所有指令和地址全为32位 (2)静态流水线(3~5级) (3)Forwarding技术 (4)片内L1 Cache,指令、数据各4KByte,硬件初始化 (5)没有TLB,但系统控制协处理器(CP0)具有除页面映射外的全部功能 -cpu design example mips. MIPSI instruction set 32-bit CPU (1)
seemipsrun
- see mips run,mips学习最好的资料,-mips