搜索资源列表
magnitude
- Verilog HDL: Magnitude For a vector (a,b), the magnitude representation is the following: A common approach to implementing these arithmetic functions is to use the Coordinate Rotation Digital Computer (CORDIC) algorithm. The CORDIC algori
MIPStest00
- 簡易MIPS CPU程式碼 此CPU包含 shift add sub and or stl beq lw sw 等功能
qfq.rar
- 移位相加乘法器设计。附有工程实例及ppt说明。,Add multiplier design shift. Ppt with example and descr iption.
multiplyingunit
- 其乘法器原理是：乘法通过逐项移位相加原理来实现，从被乘数的最低位开始，若为1，则乘数左移后与上一次的和相加；若为0，左移后以全零相加，直至被乘数的最高位-Its multiplier principle is: the sum of multiplication through each shift principle to achieve, from the lowest bit multiplicand to start, if 1, then the multiplier on the l
OPERATION_UNIT
- 本程序为加密芯片内部加密运算单元部分，包括32位减法器、移位寄存器、加/减法器、寄存器等，对密码芯片运算部分设计具有一定指导意义-The procedure for encryption chip unit internal encryption algorithms, including 32-bit subtraction, and shift register, add/subtraction, and register and so on password-chip design has
Simple_digital_circuit_design
- 简单的数字电路设计，全部由分立的IC实现，实物已经做出过。实现两个四位二进制数相加，和一个四位二进制移位的功能。仿照MCU指令进行设计，有2位二进制操作码，8位输入和5位输出端，内部时钟控制电路。对于了解8位或者16位的MCU指令时序逻辑有点帮助.-Simple digital circuit design, all of the IC to achieve the separation, in-kind has been made. The achievement of the two add
CORDIC
- 用VHDL语言，利用迭代移位算法cordic实现告诉加法功能 -Using VHDL language, using iterative shift algorithm to achieve told additive function cordic
mutiplier_4bits
- 通过移位相加，实现两个数的相乘。通过一个内部寄存器存储得到的积。--- it multiplies a 5_bit multiplicand by a 5_bit multiplier to give -- an 8_bit product -- -- aim: to master the method of mutiplier "shift and add to realize the mutiplier" --
D_S_AN
- 函数功能： --- --- --- --- --- --- --- --- --- --- ---- 用4个按键控制四个数码管的显示 四个按键分别k1，k2，k3，k4。 实现功能： 1. K1 单击，数码管上显示的数加1，加到9999后，再单击，显示0000 2. K2 单击 数码管上显示的数减1，减到0000后，再单击，显示9999 3. K1双击 数码管上显示的数加5，加到超过9999后，再双击，显示超出的数，如当前显示为9998，双击后，显示4
8multipler
- 用VHDL实现8位移位相加乘法器，从被乘数的最低位开始，若为1，则乘数左移后与上次的和相加；若为0，左移后以全0相加，直至被乘数的最高位。-VHDL 8-bit shift by adding the multiplier to achieve, starting from the lowest multiplicand, if 1, then left after the multiplier and add the last if 0, left after adding all 0, u
34105908-Multipliers-Using-Vhdl
- ABSTRACT: Low power consumption and smaller area are some of the most important criteria for the fabrication of DSP systems and high performance systems. Optimizing the speed and area of the multiplier is a major design issue. However, area and
booth
- 比较好的带符号数乘法的方法是布斯(Booth)算法。它采用相加和相减的操作计算补码数据的乘积。Booth算法对乘数从低位开始判断，根据两个数据位的情况决定进行加法、减法还是仅仅移位操作。判断的两个数据位为当前位及其右边的位(初始时需要增加一个辅助位0)，移位操作是向右移动。-Signed multiplication better way to Booth (Booth) algorithm. It uses the sum and subtraction calculations comple
shiftReg
- It s shift register and adder that add 2 bits
FinalCPU
- 用VHDL语言编写的简单CPU程序,实现了加减乘除和移位功能。-a simple CPU program writen by VHDL language , it realizes the add, subtract, multiply ，divide and shift function.
multiply_shift_add
- 基于移位相加运算的乘法器设计，完整的设计工程文件在multiply_shift_add文件夹下-Multiplier design based on shift and add operations, complete design engineering file multiply_shift_add file folder
Binary_to_BCD_Converter
- This is a binary to BCD convert designed by using the “shift and add-3 algorithm”. The verilog code of basic cell add-3 is also included in this file.
PipelineCPU
- 设计一个32位流水线MIPS微处理器，具体要求如下： 1. 至少运行下列MIPS32指令。 ①算术运算指令：ADD、ADDU、SUB、SUBU、ADDI、ADDIU。 ②逻辑运算指令：AND、OR、NOR、XOR、ANDI、ORI、XORI、SLT、SLTU、SLTI、SLTIU。 ③移位指令：SLL、SLLV、SRL、SRLV、SRA。 ④条件分支指令：BEQ、BNE、BGEZ、BGTZ、BLEZ、BLTZ。 ⑤无条件跳转指令：J、JR。 ⑥数据传送指令：LW、SW
FPGA-implementation-of-CORDIC
- 就目前的趋势来看，对硬件复杂信号处理的了解主要是缺少对硬件信号处理结构的了解。虽然有许多硬件高效算法的存在，但是由于在过去得25年里软件的优势明显，人们对这些法则并不了解。CORDIC法则就是其中的一个，它是运用平移-相加完成某些三角函数，双曲线，线性，对数的运算功能。虽然有很多的文章已经介绍了CORDIC 运算法则的各种不同的方面 ，却很少有针对CORDIC在FPGA上执行的研究。这篇论文就是研究在一个CORDIC体系下，以往的那些功能是如何完成的，以及解释运算法则如何工作,而且探究针对FPG
1.6ALU-Behavioral
- behavior方式的简单ALU 实现了以下功能：all operations are combinational ADD/SUB on N bits operands MULTIPLY on N/2 bits operands (Least Significant Part of), result on N bits. bitwise AND, OR, XOR on 32 bits operands. Logical Shift Left, Right, Rot
Multiply8-6
- FPGA verilog用移位相加的方式来实现8位的乘法器-FPGA verilog With shift and add a way to achieve 8 multiplier