搜索资源列表
fifo
- 使用VHDL编程的异步FIFO程序 经调试可运行
ADControl
- 此程序为Verilog控制ADC的全部程序，已检验可以应用
SmallCore_VGA_PS2_1c6
- 周立功公司的SOPC源代码，可以使用FPGA芯片驱动VGA显示器，很不错的
asynch_fifo
- FPGA VERILOG 用DCFIFO实现 跨时钟域的数据传输，已验证，直接可用
DE2_LCM_CCD
- 在altera DE2 的开发板上采集图像，到lcd显示的原程序 。
LS154OC
- 就是个译码器，用cpld实现的译码器是verilog写的
PS2_verilog_source
- 在vhdl开发环境下，关于协议PS2 verilog 源码
dianhuajifei
- Verilog语言编写的电话计费系统，这只是源代码，需要在quartusII等软件下运用
s8_vga
- 用FPGA实现的VGA接口程序，采用的语言是VHDL硬件描述语言，大家可以参照下看看采用的器件是Altera EP2c35
s6_lcd_v
- FPGA实现的LCD接口，VHDL编程,FPGA芯片为ALtera公司的EP2c35
s9_ps2_lcd
- VHDL语言实现的程序，功能如下：在键盘上输入什么，在相应的LCD上显示你输入的字符
syv0
- 针对串行存储器M25P80应用的verilog程序
syv1
- 针对串行存储器M25P80应用的verilog程序
fifo
- 用双端口ram实现异步fifo，采用格雷码，避免产生毛刺。
Verilog
- DDS，FPGA产生，用verilog语言实现
keypad_scanner
- keypad_scanner verilog language code
ad
- fpga ad verilog language
AlteraFPGA
- 在Altera的FPGA开发板上运行第一个FPGA程序，以后我还会陆续发布这方面的代码
D_AGC2
- FPGA数字AGC(帮同学做的毕业设计)
an499_design_example
- cpld 控制 8-32M sdram 控制器 maxII epm570实现。