搜索资源列表
ug_alt_ufm.rar
- ALTERA公司的MAXⅡ系列CPLD的内部flash使用教程，内容很详细，图文并茂，英文版。,ALTERA s MAX Ⅱ series CPLD to use the internal flash tutorial is very detailed, with illustrations in English.
Spartan6
- spartan6 FPGA芯片的电路设计 Orcad原程序 公司内部文件 请下载的注意 仅供学习，不要用于商业 -the design of Spartan6 FPGA circuit. it is biult in Orcad.
VHDL123
- VHDL语言的实例，华为公司内部大规模数字逻辑设计的资料-Examples of VHDL language, Huawei-house large-scale digital logic design information
VerilogHDL
- VERILOG HDL 华为公司的入门教程 内部资料，很有启发-VERILOG HDL Tutorial Huawei s internal information, very enlightening
myprojects
- 同步数字复接的设计及其FPGA实现 在简要介绍同步数字复接基本原理的基础上，采用VHDL语言对同步数字复接各组成模块进行了设计，并在ISE集成环境下进行了设计描述、综合、布局布线及时序仿真，取得了正确的设计结果，同时利用中小容量的FPGA实现了同步数字复接功能。 基群速率数字信号的合成设备和分接设备是电信网络中使用较多的关键设备，在数字程控交换机的用户模块、小灵通基站控制器和集团电话中都需要使用这种同步数字复接设备。近年来，随着需要自建内部通信系统的公司和企业不断增多，同步数字复接设
VHDL
- 这是cypress公司进行fpga培训的内部资料，简单易懂，而介绍很全面，只是是英文的，需要一些工底-This is a company cypress internal fpga training information, easy-to-read, and introduced a very comprehensive, but is in English, and need some work at the end of
pinlvji_5
- 用Verilog语言实现的5位频率计设计，为实现功能验证，测频信号是由内部时钟源分频得到，为25KHZ，数据输出为串行输出。使用的硬件资源是altera公司的EPM7218，晶振为40MHZ。-Verilog language used to achieve the five frequency meter design, to achieve functional verification, signal frequency measurement by the internal clock
reload_fir
- 这是我在Xilinx公司的FPGA上实现的FIR滤波器，调用的内部核，其特色是可以用较少的资源实现该功能，而且可以实现参数重载，即从外部MCU设置FIR滤波器的参数-This is my Xilinx FPGA to achieve the FIR filter, called internal audit, its characteristics can be achieved with fewer resources to this function, and the overload p
FPGA
- 华为公司内部使用的FPGA培训手册。主要讲解VHDL语言的使用。-FPGA VHDL
Verilog_HDL_company_information
- Verilog HDL 公司内部资料Verilog HDL company information-Internal information Verilog HDL Verilog HDL company information
lift
- 本课题要求设计一个电梯控制系统，传统的电梯控制系统仅仅要求实现对一栋电梯的控制，而本题要求设计一个实现两栋电梯联动的基于VHDL的电梯控制系统。具体要求如下： 需要大楼为4层，2部电梯，每部电梯内部都有如下按键：1-4楼的按键选择，开门键，关门键，报警键。每部电梯的每层楼外面都有上楼键和下楼键（1楼只有上楼键，六楼只有下楼键）。电梯的设计参照日常生活中电梯实际运行规律设计。 两部电梯之间互相联动，即同时按下任何一部电梯的外部向上或向下键之后，两部电梯同时接受此指令，然后由系统判断，与该请求所
Max_Plus_II-_tutorial
- Max+plusII(或写成Maxplus2,或MP2) 是Altera公司推出的的第三代PLD开发系统(Altera第四代PLD开发系统被称为：QuartusII，主要用于设计新器件和大规模CPLD/FPGA).使用MAX+PLUSII的设计者不需精通器件内部的复杂结构。设计者可以用自己熟悉的设计工具（如原理图输入或硬件描述语言）建立设计，MAX+PLUSII把这些设计转自动换成最终所需的格式。其设计速度非常快。Maxplus2被公认为是最易使用，人机界面最友善的PLD开发软件，特别适合初学者
digital-storage-oscilloscope
- 本题设计一个数字存储示波器，以Xilinx公司20万门FPGA芯片为核心，辅以必要的外围电路（包括信号调理、采样保持、内部触发、A/D转换、D/A转换和I/O模块），利用VHDL语言编程，实现了任意波形-The problem to design a digital storage oscilloscope, to Xilinx, Inc. 200,000 FPGA chip as the core, supplemented by the necessary peripherals (incl
EDK
- 主要介绍XILINX公司内部植入的软核Microblaze,通常的相关知识，以及相关的入门实验，对初学有很大的帮助-Introduces XILINX internal implant soft core of Microblaze, usually related to knowledge, and the associated entry experiment, a great help for beginners
spartan3e_hdl
- xilinx公司开发板内部集成单元模块功能介绍以及VHDL，Verilog实现。-xilinx development board internal integrated unit module functional descr iption and VHDL, Verilog implementation.
Learning-Verilog
- 学习verilog，从入门到精通，全系列书籍资料，包括华为等公司内部培训资料-Learning Verilog, from entry to master the full range of books information, including Huawei and other internal training materials
FFT
- 大功率LED，一般指大于0.65W，这一点不同公司内部也会有不同的标准，因为目前在大功率LED领域还没有形成大家一致认可的行业标准。光强与流明比小功率大，但同样散热也很大，现在大功率大多是单颗应用，加上有效散热面积很大的散热片，也出现了集成在一起的LED灯矩阵，但是散热效果不是很好。小功率一般是0.06W左右的。现在LED手电一般是用小功率用的，光散不散，取决于LED的发光角度，有大角度小角度之分，小角度不散，大角度才散。市面上的手电筒一般是用草帽头做的。效果很好。现在就担心有些厂家不重质量，拿
Altera
- Altera公司内部培训资料，含有多分权威PDF资料，入门提高一步到位。-Altera internal training materials, the authority of PDF data with multisection, started to improve in one step.
HUAWEI-Verilog
- 华为公司的Verilog HDL典型电路设计指导，仅供公司内部使用，内含全部源码，有很大的硬件设计指导意义。-Huawei s Verilog HDL typical circuit design guidance for internal company use, containing all the source code, there are a lot of hardware design guide
华为_大规模逻辑设计指导书
- 本文为华为公司内部FPGA开发资料，对提升编程能力有较大帮助。(This paper has a great help for improving the programming ability of HUAWEI's internal FPGA development data.)