搜索资源列表
booth_mul
- 一种可以完成16位有符号／无符号二进制数乘法的乘法器。该乘法器采用了改进的Booth算法，简化了部分积的符号扩展，采用Wallace树和超前进位加法器来进一步提高电路的运算速度。本乘法器可以作为嵌入式CPU内核的乘法单元，整个设计用VHDL语言实现。-a 16 to be completed with symbols / unsigned multiplication of the number of binary multipliers. The multiplier used to impr
Multiplier16
- 本文设计了一种可以实现16位有符号/无符号二进制数乘法的乘法器。该乘法器采用了补码一位乘（Booth算法), 简化了部分积的数目, 减少了某些加法运算,从而提高了运算速度。该乘法器利用Verilog代码实现，通过Modelsim软件对相应的波形进行仿真验证，并通过QuartusII软件对源码进行编译综合。-This paper designed a 16 signed/unsigned binary number multiplication of the multiplier can be a
svc123
- 动态无功补偿装置，仅仅是补偿无功功率，它的响应很快，就是补偿速度很快。 有源滤波器，主要是用来滤除电网中的谐波，但是它有补偿无功功率的能力，而且补偿的响应速度更快。目前的产品中，有源滤波器的功率容量相对较小，而且价格较高，所以鲜有专门用来做无功补偿动态无功补偿装置，仅仅是补偿无功功率，它的响应很快，就是补偿速度很快。 有源滤波器，主要是用来滤除电网中的谐波，但是它有补偿无功功率的能力，而且补偿的响应速度更快。目前的产品中，有源滤波器的功率容量相对较小，而且价格较高，所以鲜有专门用来做
bldc_motor_control_design_example
- 无刷直流电机 VHDL VERILOG 控制,速度环，RS232 串口接收发送 始终分频 PWM生成 电机相序 actel FPGA使用-VERILOG BLDC control of the use of actel FPGA- actel VERILOG BLDC control of the use of actel FPGA
unsigned_array_multiplier
- 4X4位的无符号型阵列乘法器，可以提高乘法的运算速度(4X4 bit unsigned array multiplier, can increase the multiplication of the operation speed)