搜索资源列表
systemcTOVerlogHDL
- 一个带波形输出的扫频模板systemC源程序， 该程序在SystemCStudio开发平台下生成， 实现systemC仿真、波形显示以及自动生成Verilog HDL代码。-waveform output with a sweep of the template systemC source, SystemCStudio the program development platform in the next generation, realize systemC simulation,
led
- VERILOG实现LED的控制，实现动态刷新显示210。控制LED显示的模板程序
5
- VHDL常用模板之与门、或门。。超实用！vhdl编程必备-VHDL templates of commonly used with the door, or door
vhdlexample
- vhdl简单的例子程序，供初学者参考，有模板可以参考-VHDL example of a simple procedure, the reference for beginners, it can refer to the template
filter
- 图像处理技术中3*3模板的滤波电路的VHDL实现.-Image processing technology in the 3* 3 template VHDL implementation of the filter circuit.
Fingerprint_Identify
- 本项目名称是：基于FPGA的指纹识别模块设计。 主要内容为：本模块采用xilinx公司的Spartan 3E系列XC3S500E 型FPGA作为核心控制芯片，通过富士通公司的MFS300滑动式电容指纹传感器对指纹图象进行提取，然后对提取的指纹图像进行灰度滤波、图像增强、二值化、二值去噪、细化等预处理，得到清晰的指纹图象，再从清晰的指纹图象中提取指纹特征点，存入外部FLASH作为建档模板。指纹比对时，采用同样的方法获得清晰的指纹图像，建立比对模板，然后将比对模板与建档模板利用点模式匹配
song
- 歌曲是什么名字我忘了，代码仅提供一个用verilog编写音乐的模板，想编写什么音乐就往里边套用格式就行了。 本程序无法用软件实现仿真音乐效果，当然可以仿真波形输出，真实音乐效果需用开发板仿真才行，所以就不附仿真图了 用quartus2软件打开即可。 -What are the names of songs I forgot, the code with verilog only prepared to provide a template for the music, what mu
vhld_tb_latest.tar
- vhdl testbentch 编写模板。非常实用-vhdl testbentch prepared templates. Useful
VGA
- 实现了vga的功能，采用文本编辑的，源代码，有利于初学者对FPGA上部分模板学习-Achieved a vga function, using a text editor, source code, help for beginners to learn on the FPGA on the part of the template
cpu_design
- 包括很多种设计方案，其中复杂cpu满足乘除运算，同时设计中包含设计报告模板。-Including many kinds of designs, which cpu to meet the complex multiplication and division operation at the same time the design includes the design report templates.
TX-1C
- TX-1C型实验板,实现源码模板，不是PDF格式的文件，-TX-1C-based target board, to achieve source code template, not the PDF format,
_16_ds18b20_seg7
- 基于nios 的ker isr模板工程，用户可以根据此工程来开发ker程序-Based on the ker isr nios template project, the user can program this project to develop ker
_10_lcd1602_clock
- 基于nios 的ker isr模板工程，用户可以根据此工程来开发ker程序-Based on the ker isr nios template project, the user can program this project to develop ker
_13_uart_tx_test
- 基于nios 的ker isr模板工程，用户可以根据此工程来开发ker程序-Based on the ker isr nios template project, the user can program this project to develop ker
_9_lcd1602_test
- 基于nios 的ker isr模板工程，用户可以根据此工程来开发ker程序-Based on the ker isr nios template project, the user can program this project to develop ker
3-3-median-filter
- verilog编写的适用于fpga的3x3模板中值滤波-verilog fpga prepared for the 3x3 median filter template
Timer
- 嵌入式系统的单片集成定时器的Verilog实现。可实现多种配置模式，可作为通用的定时器设计模板-This is a standed timer for an SOC design.It can realize multible function need to design an micro process circut
DE2_CCD_sobel
- verilog编写的适用于fpga的3x3模板sobel滤波-verilog fpga prepared for the 3x3 template sobel filter
UART_Mouse2
- 模仿串口鼠标功能通信例子.给出了基于微软鼠标通信协议的串口鼠标例子.能够作为鼠标开发的模板-Examples of serial communication mimic mouse functionality. Given communication protocol based on Microsoft serial mouse Mouse example the development of the mouse can be used as a template
danpianji
- 单片机89S51芯片的schdoc模板，方便利用pcb进行单片机的开发工作。方便利用pcb进行设计。-The the microcontroller 89S51 chip schdoc templates, convenient to microcontroller development with pcb. Convenient use of the pcb design.