CDN加速镜像 | 设为首页 | 加入收藏夹
当前位置: 首页 资源下载 源码下载 嵌入式/单片机编程 VHDL编程 搜索资源 - 自动启动

搜索资源列表

  1. serial

    0下载:
  2. 用FPGA实现带有使能的串行数据的发送,并要求逻辑上可以自动停止,启动。-Achieved with the use of FPGA enables the serial data sent, and called logic can automatically stop, start.
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-07
    • 文件大小:533.44kb
    • 提供者:赵琳
  1. sim_tb_top

    0下载:
  2. DDR2用软件自动生成的启动代码,是使用不可少的~-DDR2 start automatically generated by software code, is the use of essential ~
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-05
    • 文件大小:4.26kb
    • 提供者:徐翔
  1. verilog_xiyiji

    0下载:
  2. 为Verilog Hdl 代码实现自动洗衣机启动,复位,水洗,排水,脱水,等功能,并能显示洗衣机的工作状态-Code for the Verilog Hdl automatic washing machine start, reset, washing, drainage, dewatering, and other functions, and can display the working status of washing machine
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-09
    • 文件大小:174.17kb
    • 提供者:张树威
  1. counts1

    0下载:
  2. 计时器 具有计到59分59秒自动停止不计的功能 可按键控制其状态 启动或停止计时器-The timer has plans to 59 points 59 seconds to be automatic stop regardless of the function of the key control state start or stop the timer
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-16
    • 文件大小:453.99kb
    • 提供者:
  1. the-8255-LCD

    2下载:
  2. 设计一串口通信程序,波特率9600,通过RS232串口自环。自动循环发送数据串(设计在程序中)接收并存储和显示该数据串发送数据内容由键盘输入,每串数据不大于8字节。数据串单次发送由按键启动,接收端显示数据串并存储。可查询、清楚已存数据串-The design of a serial communication program, baud rate 9600, through the RS232 serial ring. Automatic cycle to send data string (d
  3. 所属分类:VHDL编程

    • 发布日期:2013-07-10
    • 文件大小:24.79kb
    • 提供者:gonglingjun
  1. pingponggame

    0下载:
  2. 1、 设计一个由甲、乙双方参赛,有裁判的3人乒乓球游戏机。 2、 用8个(或更多个)LED排成一条直线,以中点为界,两边各代表参赛双方的位置,其中一只点亮的LED 指示球的当前位置,点亮的LED依此从左到右,或从右到左,其移动的速度应能调节。 3、 当“球”(点亮的那只LED)运动到某方的最后一位时,参赛者应能果断地按下位于自己一方的按钮开关, 即表示启动球拍击球。若击中,则球向相反方向移动;若未击中,则对方得1分。 4、 一方得分时,电路自动响铃3秒,这期间发球无效,等铃声停止
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-13
    • 文件大小:2.07kb
    • 提供者:学生
  1. CfgDDS_9910

    1下载:
  2. dds ad9910配置的verilog hdl程序,模块化设计,输入待配置的数据,字长,启动信号,即可自动产生时序,完成一次配置,模块还有done握手信号,方便用户调用时,反复多次配置。-dds ad9910 configuration verilog hdl program, modular design, the input data to be configured, word length, the start signal, the timing can be automatical
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-11
    • 文件大小:1.32kb
    • 提供者:汪海兵
  1. pingppangqiuyouxiji

    0下载:
  2. 1、设计一个由甲、乙双方参赛,有裁判的3人乒乓球游戏机。 2、用8个(或更多个)LED排成一条直线,以中点为界,两边各代表参赛双方的位置,其中一只点亮的LED指示球的当前位置,点亮的LED依此从左到右,或从右到左,其移动的速度应能调节。 3、当“球”(点亮的那只LED)运动到某方的最后一位时,参赛者应能果断地按下位于自己一方的按钮开关,即表示启动球拍击球。若击中,则球向相反方向移动;若未击中,则对方得1分。 4、一方得分时,电路自动响铃3秒,这期间发球无效,等铃声停止后方能继续比赛。
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-05-04
    • 文件大小:5.86kb
    • 提供者:郭丹
  1. BUJINDIANJI

    0下载:
  2. 考虑单片机资源以及实际工作需要,—般在255个加速台阶内完成达到最高速度的启动、加速全过程,而当实际需要的(最高)速度随每次的执行任务情况变化而改变时,我们在程序设计上就按照工作对象的最高速度计算参数表,在每次启动电机运行前恨据需要行走总步数换算出最高加速台阶数量,基本上按照三个1/3的办法去换算,即1/3的行走步数用于加速,1/3用于保持高速运行,1/3完成从高速到低速的降速停止,实现自动调速。根据实际需要也可以用2/5-1/5-2/5方案调速,使电机完成总步数的时间更短一些,也有时为了保证电
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-05-29
    • 文件大小:10.8mb
    • 提供者:申彦磊
  1. game

    0下载:
  2. (1)设计一个由甲、乙双方参赛,有裁判的 3 人乒乓球游戏机。 (2)用 8 个(或更多个)LED 排成一条直线,以中点为界,两边各代表参赛双方的位置,其中一只点亮的 LED 指示球的当前位置,点亮的 LED 依此从左到右,或从右到左,其移动的速度应能调节。 (3)当“球”(点亮的那只 LED)运动到某方的最后一位时,参赛者应能果断地按下位于自己一方的按钮开关,即表示启动球拍击球。若击中,则球向相反方向移动;若未击中,则对方得 1 分。 (4)一方得分时,电路自动响铃 3s,这期间发球
  3. 所属分类:VHDL/FPGA/Verilog

    • 发布日期:2017-12-21
    • 文件大小:728kb
    • 提供者:heyu7892020
  1. xapp1257-multiboot-fallback-spi-flash

    0下载:
  2. 基于外部flah的FPGA多重启动程序,在应用程序启动失败时能自动返回到基础程序(A FPGA multiple startup program based on external flah that automatically returns to the underlying program when the application startup fails)
  3. 所属分类:VHDL/FPGA/Verilog

  1. edaczcjfq

    0下载:
  2. 出租车计费,器设计一个出租车自动计费器,计费包括起步价、行车里程计费、停止和暂停不计费三部分。现场模拟汽车的启动、停止、暂停和换挡状态。分别用四位数码管显示金额和里程,各有两位小数,行程 3公里内,起步费为6元,超过3公里,以每公里1.3元计费(Car repair billing device)
  3. 所属分类:VHDL/FPGA/Verilog

    • 发布日期:2018-05-07
    • 文件大小:1.49mb
    • 提供者:jdjddjdj
搜珍网 www.dssz.com