CDN加速镜像 | 设为首页 | 加入收藏夹
当前位置: 首页 资源下载 源码下载 嵌入式/单片机编程 VHDL编程 搜索资源 - 重启

搜索资源列表

  1. Electric_clock_design_with_VHDL

    0下载:
  2. 本次设计的电子钟具有正常计时,时间手动设置,闹钟,秒表四种功能,能够输出24小时制的时间。 电子钟上电reset后,即以默认设置的时间00:00:00开始正常计时,工作模式为计时模式。mode键是工作模式切换键,按照计时—设置—闹钟—秒表四种模式一次切换。在正常计时模式下,按一下mode键切换至设置模式,left和right键用来调整小时或分钟使能被设置,up和down键用来调整时间,调整单位是1;设置好时间后按start_stop键确认(此处使用start_stop键作为ok键使用)。闹钟
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-17
    • 文件大小:475678
    • 提供者:
  1. 99mul_3

    0下载:
  2. 九九乘法表系统,ARH信号低电平时可手动输入乘数、被乘数;ARH高电平时自动生成乘数、被乘数进行99乘法计算。在自动过程中若ARH置0,则暂停当前自动生成的乘数、被乘数乘法运算,可进行外部输入,当ARH再次回到高电平1时,则返回暂停处的乘数、被乘数并继续向下运算。START信号具有一个复位重启的功能。-Nine nine multiplication table system, ARH signal in low level can be manually input multiplier, t
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-05-02
    • 文件大小:818561
    • 提供者:ft
搜珍网 www.dssz.com