搜索资源列表
VGA-LCD
- VGA LCD显示有源代码工程项目文件。-VGA LCD display file source code project.
reference
- 自己做IC课程设计的成果,用Verilog语言进行编写的。 主要是基于IEEE802.3的交织和解交织。中间可能有在解交织的时候,信号有一些移位,最初编写的时候自己没有发现,注意用的时候改正下。 还有是一些的实际项目中的代码,很具有参考价值-These are our IC design curriculum outcome, written with Verilog language. It is mainly about the interleave and deinterle
Digital_frequency_meter
- 本项目基于等精度测量频率的原理,利用Verilog硬件描述语言设计实现了频率计内部功能模块,对传统的等精度测量方法进行了改进,增加了测量脉冲宽度的功能 采用STC89C52单片机进行数据运算处理,利用液晶显示器对测量的频率、占空比进行实时显示。充分发挥FPGA(现场可编程门阵列)的高速数据采集能力和单片机的高效计算与控制能力,使两者有机地结合起来。-The project is based on the principle of equal precision frequency measure
rs232
- 本设计是PC和FPGA的串口通信的程序,用的是VERILOG语言,调试成功,用户可根据自己的项目稍作改动。-The design is a PC and the FPGA' s serial communication procedures, using a VERILOG language, debugged, the user can make a little change according to their own projects.
fec_encode
- 一个有关RS(255,239)编码的代码,这是一个项目工程上的,用时可以自己修改下。-A related RS (255,239) code code, which is a project engineering, can make changes to it with the next.
cont10_v.sym
- 十进制计数器既可采用QuartusII的宏元件74160,也可用VHDL语言设计。在项目编译仿真成功后,将设计的十进制计数器电路设置成可调用的元件cont10_v.sym,用于4位十进制计数器的顶层设计。-Decimal counter can use QuartusII macro components 74160, also available VHDL language design. After the success of the project compiled simulation
equlizervhdl
- 实现数字均衡器的设计,是我们最近正在做的项目,希望对大家有用-Digital equalizer design is our most recent projects are doing, we want to be useful
Alteradesigndocument
- 本实验程序每个工程示例都包括了该工程的项目文件、源文件、报告文件和生成结果等文件,读者可以用Quartus II或相应的软件直接打开。设计源文件根据设计输入类型分为源代码或原理图等。-The experimental procedure for each project examples include the works of the project file, source documents, reports and other documents file and generate th
Example-b3-1
- 每个工程示例都包括了该工程的项目文件、源文件、报告文件和生成结果等文件,读者可以用Quartus II或相应的软件直接打开。设计源文件根据设计输入类型分为源代码或原理图等。-Each project examples include the project files of the project, source files, report files and generate the results files, the reader can use Quartus II or the sof
Example-b8-1
- 每个工程示例都包括了该工程的项目文件、源文件、报告文件和生成结果等文件,读者可以用Quartus II或相应的软件直接打开。设计源文件根据设计输入类型分为源代码或原理图等。-Each project examples include the project files of the project, source files, report files and generate the results files, the reader can use Quartus II or the sof
Example-b8-2
- 每个工程示例都包括了该工程的项目文件、源文件、报告文件和生成结果等文件,读者可以用Quartus II或相应的软件直接打开。设计源文件根据设计输入类型分为源代码或原理图等。-Each project examples include the project files of the project, source files, report files and generate the results files, the reader can use Quartus II or the sof
Example-b8-3
- 每个工程示例都包括了该工程的项目文件、源文件、报告文件和生成结果等文件,读者可以用Quartus II或相应的软件直接打开。设计源文件根据设计输入类型分为源代码或原理图等。-Each project examples include the project files of the project, source files, report files and generate the results files, the reader can use Quartus II or the sof
Example-b8-4
- 每个工程示例都包括了该工程的项目文件、源文件、报告文件和生成结果等文件,读者可以用Quartus II或相应的软件直接打开。设计源文件根据设计输入类型分为源代码或原理图等。-Each project examples include the project files of the project, source files, report files and generate the results files, the reader can use Quartus II or the sof
Example-b8-5
- 每个工程示例都包括了该工程的项目文件、源文件、报告文件和生成结果等文件,读者可以用Quartus II或相应的软件直接打开。设计源文件根据设计输入类型分为源代码或原理图等。-Each project examples include the project files of the project, source files, report files and generate the results files, the reader can use Quartus II or the sof
LPC2478FOOT
- 文件中有我做项目时,自己画的protel 99se 格式的ARM LPC2478 的封装 ,还有FPGA EP2C20的封装,其中还有一些封装我没列出来!比较多。-I made paper items, painting their own form of ARM LPC2478 protel 99se package, as well as FPGA EP2C20 package, of which there are some packages I have not listed! More
farrow
- 一份很好的数字时延程序(采用farrow算法),采用Verilog HDL,经过测试通过,是我一个雷达项目中的代替模拟时延的。精度很高,并有MATLAB程序验证-A good digital delay, Verilog HDL, procedures, is my test through a radar simulation project instead of the delay. Precision is high, and MATLAB validation
or1200_wb_ram_gpio_pll
- Quartus ii项目,硬件平台为SOPC2000,能实现LED的各种显示控制及按键输入。包括硬件实现的Verilog及软件实现的C实现。SOPC系统的设计在Windows的quaruts ii 8.0上实现,软件部分在Ubuntu上实现。-Quartus ii project, the hardware platform for SOPC2000, to achieve a variety of LED display control and key input. Including Ver
ddr2_test
- 一个用Verilog写的DDR2的控制器(我们项目是在Altera的FPGA)成功仿真,并且使用到了项目中控制DDR2-A written using Verilog DDR2 controller (our project in Altera' s FPGA) successful simulation, and used to control the DDR2 in project
mcsdte
- FPGA嵌入式项目实战,曼彻斯特编码器与译码器-FPGA embedded project combat, Manchester encoder and decoder
clock
- 该小项目实现时、分、秒计数,每个设计分一个小设计-Achieved when every second counts