搜索资源列表
counter_clk
- 是vhdl语言,在fpga开发板上实现十进制技术(7段数码管显示),包括复位,清零,计数使能。
7状态机设计
- 这是“状态机设计(讲稿)”,希望对正在学VHDL的同学有帮助,谢谢!-This is the "state machine design (the scr ipt)", and I hope to learn VHDL is there to help the students, thank you!
lift.rar
- (1)用VHDL实现四层电梯运行控制器。 (2)电梯运行锁用一按钮代替(开锁上电),低电平可以运行,高电平不能运行。 (3)每层电梯入口处设有上行、下行请求按钮,电梯内设有乘客到达层次的停站要求开关,高电平有效。 (4)有电梯所处楼层指示灯和电梯上行、下行状态指示灯。 (5)电梯到达某一层时,该层指示灯亮,并一直保持到电梯到达另一层为止。电梯上行或下行时,相应状态指示灯亮。 (6)电梯接收到停站请求后,每层运行2秒,到达停站层,停留2秒后门自动打开,开门指示灯亮,开门6秒后电梯自动关门
sim.rar
- 通用的循环码编码器和(7,4)循环码译码器。采用VERILOG HDL编写,通过硬件验证。需使用modelsim 5.6仿真,Common cyclic code encoder and (7,4) cyclic code decoder. VERILOG HDL preparation used by the hardware verification. Need to use simulation modelsim 5.6
crc7_4
- 使用Verilog HDL语言按标准编写的CRC(7,4)循环码,对学习编码有很好的指导作用!-Verilog HDL CRC(7,4) coding
yima1
- 本程序是在Xilinx ISE上编写的,它是(7,3)码的另外一种译码方法。里面有源程序和用以仿真的测试文件-This program is written in the Xilinx ISE, it is another (7,3) code decoding method. Source and for the simulation of the test file inside
74HammingCode
- 用VHDL语言编写的可以实现(7,4)汉明码编解码的程序。-Using VHDL language can be achieved (7,4) Hamming Code Codec procedures.
dianzizhong
- (1) 设置复位功能 (2) 设置启/停功能 (3) 计时精度大于0.01s (4) 最长计时时间为24h (5)闹钟 (6)设定时间 (7)正点报时 -(1) set the reset function (2) set up Kai/stop function (3) is greater than the accuracy time 0.01s (4) the longest time to time 24h (5
11FIRfliter
- 11阶FIR滤波器和(7,4)编码器的Verilog语言,高手的作品,放心下-11-order FIR filter, and (7,4) encoder of the Verilog language, master' s works, rest assured that the next
7
- 调用总共四个计数器(两个六进制,两个十进制,六进制计数器可由实验五的程序做简单修改而成)串起来构成异步计数器,计数器的值,通过实验九串行扫描输出。用1Hz连续脉冲作为输入,这样就构成一个简单的1h计时器。带一个清零端。 输入:连续脉冲,逻辑开关;输出:七段LED。 -Called a total of four counters (two six-band, two decimal, hexadecimal counter by six experimental procedure
hanmingam1
- VHDL语言的(7,4)汉明码编码的设计。-VHDL language (7,4) hamming code design.
hanmingam2
- VHDL语言的(7,4)汉明码译码的设计。-VHDL language (7,4) Hamming code decoding design.
Lock-source
- (1)通过8279的功能连接4*4的键盘和8位LED数码显示管,实现密码的键盘输入,数码管输出,并具备简单的功能键。 (2)利用步进电机模拟开门过程,在密码输入正确时启动,在接收到外部中断时停止。 (3)具有按键发声功能。 (4)密码错误时具有警报和警灯的,并且实现三次错误锁定的功能。 (5)通过INTR0实现系统的整体硬性复位。 (6)通过RT12864HZ控制LCD实现相关信息的提示。 (7)通过修改汇编程序中密码输入子程序本身达到修改密码的目的。 -(1) th
74-Hamming-code-encoder-and-decoder
- 基于VHDL实现(7,4)汉明码的编码器和译码器-VHDL-based implementation (7,4) Hamming code encoder and decoder
Chapter-7
- 练习七在verilog hdl中使用任务(task)319 -• Source code of designs in chapters 1 to 8. • Chapter 8 designs include the SAYEH processor, its C Compiler, and its Sort program run files. • Several Designs, including SAYEH, that are program
exp4
- 基于fpga的(7,4)循环码编码电路。vhdl代码-(7,4) cyclic code encoding based on fpga
cyclecoder_decoder
- (7,4)循环码的verilog编码程序,(7,4)循环码的verilog译码程序-(7,4) cyclic code Verilog coding procedures, (7,4) cyclic code the verilog decoding procedure
aa
- 本程序是用Xilinx ISE 软件编写的。它完成了(7,3)码的编码工作。里面有源程序和用于仿真的测试文件-The program is written using the Xilinx ISE software. (7,3) code encoding. Inside source for simulation test file
yima
- 本程序是在Xilinx ISE上编写的,它完成了(7,3)码的译码工作。里面有源程序和用以仿真的测试文件-The program is written on Xilinx ISE, it completed the decoding of the (7,3) code. Source and for the simulation of the test file inside
Chapter4
- Chapter4文件夹: (1)实验1:编码器实验,完整的设计工程文件在CODER文件夹下 (2)实验2:译码器实验,完整的设计工程文件在DECODER7文件夹下 (3)实验3:加法器实验,完整的设计工程文件在ADDER和ALU文件夹下 (4)实验4:乘法器实验,完整的设计工程文件在4BITMULT文件夹下 (5)实验5:寄存器实验,完整的设计工程文件在SHIFT8R和SHIFT8文件夹下 (6)实验6:计数器实验,完整的设计工程文件在COUNT10文件夹下