CDN加速镜像 | 设为首页 | 加入收藏夹
当前位置: 首页 资源下载 源码下载 嵌入式/单片机编程 VHDL编程 搜索资源 - ABEL

搜索资源列表

  1. PCI_PIO

    0下载:
  2. 不足20元的PCI设计,含ABEL源代码。-PCI design less than 20Yuan ,including ABEL code
  3. 所属分类:VHDL编程

    • 发布日期:2008-10-13
    • 文件大小:180.49kb
    • 提供者:kata
  1. abel-hdl

    0下载:
  2. lattice的abel-hel开发文档,对cpld开发的朋友会有用-the lattice-CAS documentation, the development of cpld be friends with
  3. 所属分类:VHDL编程

    • 发布日期:2008-10-13
    • 文件大小:645.23kb
    • 提供者:evan
  1. gal反汇编

    0下载:
  2. GAL16V8反汇编源程序JED2ABEL.C 把jec汇编成abel文件
  3. 所属分类:VHDL编程

    • 发布日期:2008-10-13
    • 文件大小:3.78kb
    • 提供者:qq
  1. abel

    0下载:
  2. 光栅尺辨向四分频ABEL代码,能够实现普通光栅尺的辨向以及脉冲细分,输出有四路信号-Identified to the quarter-frequency grating ruler ABEL code, and be able to achieve common Grating identified, as well as pulse segments to the output four-channel signal
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-03-30
    • 文件大小:629byte
    • 提供者:鲁超
  1. 66

    0下载:
  2. ABEL语言使用入门,verilog 和VHDL之外的一种硬件描述语言-ABEL hardware descr iption language
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-07
    • 文件大小:267.09kb
    • 提供者:wenhuaitao
  1. ABELhardwaredescription

    0下载:
  2. 一个详细介绍硬件描述语言ABEL的电子书,希望对想学好硬件描述语言的有帮助-A detailed hardware descr iption language ABEL in books, want to want to learn the hardware descr iption language, help! ! !
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-03
    • 文件大小:86.59kb
    • 提供者:huyong
  1. abel

    0下载:
  2. 逻辑器件设计软件-Logic design software
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-05-14
    • 文件大小:2.94mb
    • 提供者:ligong
  1. ep2

    0下载:
  2. 我在国外学习,使用CUPL编GAL,国内用的ABEL比较多,这方面资料比较少。压缩文件包含源码和仿真文件,仿真结果文件,可用wincupl或者PROTEL打开-CUPL EXAMPLE OF BUILDING A BASIC FSM IN GAL16V8
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-03
    • 文件大小:2.96kb
    • 提供者:Junchuan Wang
  1. tfel

    0下载:
  2. ABEL-HDL code for custom Planar EL320.240.36 series TFEL display controller.
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-13
    • 文件大小:1.67kb
    • 提供者:8-bit
  1. SONGER

    0下载:
  2. 利用ABEL语言设计一个多模计数器,对实验台上的100KHz进行分频,产生8种希望的频率。将8种频率的信号输入喇叭,产生8种不同声音,驱动喇叭的方波占空比应是50%,以增大音量。频率调制成功后,将8种音调按一定的优先级输出。-ABEL language use to design a multi-mode counter, the experimental stage 100KHz dividing to produce eight kinds of the desired frequency.
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-05-10
    • 文件大小:2.01mb
    • 提供者:李建国
  1. BCD_EXC3

    0下载:
  2. BCD-Exc3 code transcoder written in ABEL descr iption language
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-14
    • 文件大小:2.8kb
    • 提供者:John
  1. ChessClock

    0下载:
  2. Example of Chess Clock implementation in ABEL decription language.
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-12
    • 文件大小:1.42kb
    • 提供者:John
搜珍网 www.dssz.com