CDN加速镜像 | 设为首页 | 加入收藏夹
当前位置: 首页 资源下载 源码下载 嵌入式/单片机编程 VHDL编程 搜索资源 - DA algorithm

搜索资源列表

  1. DaFilter

    0下载:
  2. /* This program generates the DApkg.vhd file that is used to define * the DA filter core and gives its parameters and the contents of the * Distributed Arithmetic Look-up-table \"DALUT\" according to the DA algorithm-/ * This program generate
  3. 所属分类:VHDL编程

    • 发布日期:2008-10-13
    • 文件大小:15.23kb
    • 提供者:陈朋
  1. FIRde-verilog-shixian

    0下载:
  2. 有符号DA算法的FIR滤波器的Verilog实现-A symbol of the algorithm of DA FIR filters Verilog realized
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-03-29
    • 文件大小:3.94kb
    • 提供者:紫微
  1. 16_FIR

    0下载:
  2. 16阶FIR滤波器--本设计用VERILOG HDL语言串行DA算法实现16阶有限频率响应滤波器!-16-order FIR filter- this design language VERILOG HDL serial DA algorithm limited frequency response of 16-order filter!
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-09
    • 文件大小:780.77kb
    • 提供者:yuming
  1. DA_fir

    0下载:
  2. 基于分布式算法的FIR滤波器设计及FPGA实现-Distributed algorithm based on FIR filter design and FPGA realization of
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-05-18
    • 文件大小:4.5mb
    • 提供者:玉玲
  1. verilog.DA.FIR..

    1下载:
  2. 用verilog写的16阶串行DA算法FIR滤波器-Verilog written by 16-order FIR filter serial DA algorithm
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-03-23
    • 文件大小:562.93kb
    • 提供者:代鑫
  1. ADPCM

    1下载:
  2. APPCM算法和AD/DA芯片驱动在CPLD中的实现,已在实际硬件中测试OK,quartus2环境-APPCM algorithm and AD/DA chip in the drive to achieve in the CPLD has been tested in actual hardware OK, quartus2 environment
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-09
    • 文件大小:1.27mb
    • 提供者:jiajunxian
  1. memtest

    0下载:
  2. 在数字系统中,一般存在多个芯片,利用不同的特点用于实现不同的功能,一般都包含CPU,FPGA,AD,DA,memory,ASSP(专用标准模块),ASIC等。CPU用于进行智能控制,FPGA进行硬件算法处理和多设备接口,AD进行模数转换,DA进行数模转换,memory存储临时数据。因此,FPGA如何与其他芯片进行通讯是重要的设计内容。数据输入,数据输出,双向通讯,指令传递,地址管理,不同时钟的异步通讯问题等等都需要处理。最基本的MEMORY如SRAM(128KX8bbit静态存储器628128)
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-03-29
    • 文件大小:218.17kb
    • 提供者:平凡
  1. da

    0下载:
  2. FIR滤波器利用串行DA算法实现16阶的,直接可用 ,用VHDL编程-Serial DA FIR filter algorithm using 16 bands, directly available, VHDL programming
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-01
    • 文件大小:210.07kb
    • 提供者:赵擎天
  1. fir_da_test

    0下载:
  2. 用QUARTUS软件,用DA算法实现一个32阶的FIR滤波器-QUARTUS software used with the DA algorithm to achieve a 32-order FIR filter
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2014-12-28
    • 文件大小:4.19mb
    • 提供者:li
  1. implementation-of-srrc-filter

    0下载:
  2. 这是基于国标DMB_TH中发端升余弦滚降滤波器中FPGA实现,包括滤波器的理论,DA算法和多相分布算法-This is based on GB DMB_TH the originator Raised Cosine Filter in FPGA, including the filter theory, DA algorithm and multi-phase distribution algorithm
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-09
    • 文件大小:1.32mb
    • 提供者:庄敏敏
  1. DA-FIR

    0下载:
  2. 采用DA算法实现FIR滤波器的设计实验原理建模仿真-DA algorithm using FIR filter design principles of modeling and simulation experiments
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-03-24
    • 文件大小:212.32kb
    • 提供者:郭静
  1. DA-FIR-FPGA

    0下载:
  2. 详细介绍了分布式算法FIR的设计,对于用FPGA实现FIR的设计具有指导意义。来自华中科大。-Detailed design of a distributed algorithm FIR, FPGA implementation for the FIR design with a guide. From HUST.
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-03-25
    • 文件大小:284.08kb
    • 提供者:ye
  1. DA_FIR_VERILOG

    0下载:
  2. 基于DA算法的FIR滤波器的verilog实现-DA-based FIR filter algorithm to achieve the verilog
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-03-31
    • 文件大小:1.29kb
    • 提供者:wangyu
  1. da_filter

    0下载:
  2. DA,分布式算法的FILTER滤波器的设计,verilog设计与实现-DA, distributed algorithm of FILTER FILTER design, verilog design and implementation
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-02
    • 文件大小:2.17kb
    • 提供者:洪依
  1. DA_64_FIR(TABLE)

    0下载:
  2. 用DA算法实现的64阶FIR滤波器,在QUARTUS下调试通过-DA algorithm achieved 64 order FIR filter
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-11-27
    • 文件大小:236.97kb
    • 提供者:zxh
  1. CoreFIR_RTL-3.0

    0下载:
  2. actelIP核 的fircore Core Generator – Executable File Outputs Run-Time Library (RTL) Code and Testbench Based on Input Parameters – Self-Checking – Executable Tests Generated Output against Algorithm • Distributed Arithmetic (DA) Algori
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-10
    • 文件大小:1mb
    • 提供者:睿宸
搜珍网 www.dssz.com