CDN加速镜像 | 设为首页 | 加入收藏夹
当前位置: 首页 资源下载 源码下载 嵌入式/单片机编程 VHDL编程 搜索资源 - MYclock

搜索资源列表

  1. myclock

    0下载:
  2. 用VHDL语言实现一个能显示时、分、秒的时钟:可分别进行时和分的手动校正;12小时、24小时计时制可选,12小时制时有上下午指示;当计时到预定时间(此时间可手动设置)时,扬声器发出闹铃信号,闹铃时间为10秒,可提前终止闹铃。-VHDL language used to achieve a display hours, minutes and seconds of the clock: when can be manually corrected and points 12 hours, opt
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-29
    • 文件大小:374.21kb
    • 提供者:旭东
  1. MYCLOCK

    0下载:
  2. VHDL语言的电子钟源程序,可设置,有闹钟-VHDL language electronic clock source can be set with alarm clock
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-13
    • 文件大小:1.51kb
    • 提供者:richard
  1. MyClock

    0下载:
  2. 使用Verilog语言写的简单的计时器,修改引脚即可使用。-Verilog Clock
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-12-15
    • 文件大小:290kb
    • 提供者:yjt
  1. myClock

    0下载:
  2. 四位数码管显示24小时时钟,附上了ucf 芯片是Kintex7(Four bit digital tubes display 24 hour clocks)
  3. 所属分类:VHDL/FPGA/Verilog

    • 发布日期:2018-01-10
    • 文件大小:325kb
    • 提供者:wkhno
  1. myclock

    0下载:
  2. implement a 12-hour clock(This is a 12-hour digital clock, hout designates the hour, mout designates the minute, sout designates the second, and pout designates morning or afternoon. For example, if current time is 3:08:12 pm, then hout = 3, mout = 8
  3. 所属分类:VHDL/FPGA/Verilog

    • 发布日期:2018-05-01
    • 文件大小:680kb
    • 提供者:ssttt
搜珍网 www.dssz.com