搜索资源列表
div5_verilog
- 5分代码及说明，verilog代码，几乎所有的IC面试都会问到这个问题，所以总结了一下发了上来，共同学习！-5 pm code and explanations verilog code Almost all the interviews will IC asked this question, summed up in the ranks about fat, learn together!
b_pro3_restored
- 2011年电子设计大赛e题《简易数字信号传输分析仪》verilog源代码，分信号源和分析仪两部分-2011 electronic design competition e question the simple digital signal transfers analyzer "verilog the source code, and the points the signal source and the two parts analyzer
MxIterative
- 该问题是线性移位寄存器的综合问题提出的，给定一个N长的 二元序列，如何求出产生这一序列的级数最小的线性移位寄存 器，即最短的线性移位寄存器 -The problem is that the linear shift register integrated question, given a N-long binary sequences, how to derive the sequence of series have the smallest linear shift regis
I2CTOVHDL
- I2C的VHDL程序。。测试没有问题 -I2C of VHDL procedures. . Test no question
FPGA_note
- 这主要是在学习FPGA设计过程中的笔记.主要是：FPGA设计中的电源管理，关键问题，PLDFPGA结构与原理初步的认识，以及如何养成良好的编程习惯、大型设计中FPGA的多时钟设计策略及其概念：毛刺、竞争、冒险。-This is mainly to learn FPGA design process in the notes. Is mainly: FPGA design, power management, the key question, PLDFPGA preliminary unders
FPGA
- FPGA设计的设计思想与技巧，以及Verilog编程的应该注意的问题，对FPGA入门很有帮助。-The design and FPGA design techniques and Verilog programming should pay attention to the question of entry helpful FPGA.
sodamachine
- 刚做完的一个实验，传上来分享一下 写的一般，请见谅 原题是麻省理工的一道EDA设计题：设计一个自动售货机系统，卖soda水的，只能投进三种硬币，要正确的找回钱 数。 （1）用到有限状态机；（2）用VHDL编程 -Just finished an experiment, transfer up to share writing in general, please forgive the original question is a Massachusetts Institute of T
EDACN_Xilinx_question_and_answerV1.0
- edacn论坛上对在FPGA学习过程中出现的问题所给出的解决方法和对FGPA学习具有很强的指导意义-edacn question study
DIGITAL_CLOCK_TEST
- 数字钟的FPGA实验，挺好用的，修改了一般代码的频闪问题，时间不准的问题，应用于CYLONE2平台及外借数码管-Digital clock FPGA experiments, very good use, modify the general code of strobe, time allowed to question, and the loan application CYLONE2 digital platform
TLC7524FPGAchengxu
- TLC7524四象限乘法器用FPGA控制程序，该程序没有任何问题大家可以放心下载-TLC7524 four-quadrant multiplier using FPGA control program, the program does not download any question we can be assured
digital_sigal_generator
- 全国大学生电子设计大赛源代码，Verilog HDL ，2011年最后一题，即E题代码-National Undergraduate Electronic Design Contest source code, Verilog HDL, 2011 the last one question, that question the code E
e_pro_restored
- 2011年电子设计大赛e题《简易数字信号传输分析仪》verilog源代码，分信号源和分析仪两部分-2011 electronic design competition e question the simple digital signal transfers analyzer "verilog the source code, and the points the signal source and the two parts analyzer
shuziplj
- 数字频率计，基于单片机和proteus仿真的，经过验证，程序电路都没问题，欢迎大家下载参考-Digital frequency meter based on SCM and Proteus, simulation, verification, program circuit does not have the question, welcome everyone to download the reference
06-NEC_2005_A
- 06-正弦信号发生器（2005年A题），verilog源程序-06- sinusoidal signal generator (2005 A question), Verilog source code
The-question-of-time-delay
- 关于VHDL的时延问题的若干分析，可以借鉴-The analysie of time delay of Quartus II
利用簇模拟汽车控制
- 利用labview编程： 6. 利用簇模拟汽车控制，如右图所示，控制面板可以对显示面板中的参量进行控制。油门控制转速，转速＝油门*100，档位控制时速,时速＝档位*40，油量随VI运行时间减少。 注意：档位为整数，油量减少速度与档位有关。 7.1 利用随机数发生器仿真一个0到5V的采样信号，每200ms采一个点，共采集50个点，采集完后一次性显示在Waveform Graph上。 7.2 在上题的基础上再增加1路电压信号采集，此路电压信号的范围为5到10V，采样间
8-way-Responder
- 8路抢答proteus 说明：1，该抢答器，复位时刻，显示计时位0秒. 2，待主持人宣布完问题后，按下开始计时按钮，则等待8位选手抢答： 若有人抢答，则在显示屏上显示出选手编号，让其回答问题，并倒计时20S，限制20S的作答时间；若无人抢答，则重新开始计时，这时需要主持人再次按下开始按钮； 3，在这之前，若主持人还未宣布开始，若有人抢答，则宣布犯规，并且显示出相应的选手号码，给出相应的惩罚；-8-way Responder proteus Descr ipti
Serial-input--parallel-output
- 关于VHDL的一个问题。串行输入64位二进制数，要求把数据按每8位存在8个寄存器中并行输出-A question about the VHDL. Serial input 64-bit binary number is required for every eight data registers the presence of eight parallel outputs
ExperimentoCap9
- Question cpa 9 of the an book in portuguese
E_2011
- 生成了一个M序列，适用于2011年全国电子设计竞赛的F题(A M sequence is generated that applies to the F question of the 2011 National Electronic Design Competition)