搜索资源列表
2Dfft
- VHDL 关于2DFFT设计程序 u scinode1 ∼ scinode9.vhd: Every SCI node RTL vhdl code. The details can be seen in the following section. u 2dfft.vhd: The top module includes these scinodes and form a 3x3 SCI Torus network, and it support these sub-mo
c_wp260
- 利用 Xilinx FPGA 和存储器接口 生成器简化存储器接口-Using Xilinx FPGA and the memory interface generator to simplify memory interface
project2_verilog
- 简化LAPS协议实现,verilog的大作业。-Simplify the LAPS protocol, verilog great job.
multiply
- 由verilog编写的乘法器，通过两个文件的调用实现。由于子模块的调用使得程序简化了许多。-Prepared by the Verilog multiplier, through the realization of the two documents call. As the sub-modules to simplify the procedure call makes a lot.
pci_mcst
- ---简化版，实现PCI总线控制--- 器件：ep1c6 开发工具：QuartusII 功能：简化PCI总线接口，占用资源少； 实现单路曼彻斯特码的收发。---- Starter Edition, to achieve control of PCI bus devices---: ep1c6 development tools: QuartusII functions: simplify PCI bus interface, occupy less resources the
c_xapp260
- xilinx应用指南xapp260的中文翻译版本。利用 Xilinx FPGA 和存储器接口生成器简化存储器接口。本白皮书讨论各种存储器接口控制器设计所面临的挑战和 Xilinx 的解决方案，同时也说明如何使用 Xilinx软件工具和经过硬件验证的参考设计来为您自己的应用（从低成本的 DDR SDRAM 应用到像 667 Mb/sDDR2 SDRAM 这样的更高性能接口）设计完整的存储器接口解决方案。-The use of Xilinx FPGA and Memory Interface Gen
GAL16V8(fangzhen74LS138)
- GAL16V8(仿真74LS138),试验通过。包括able及jed文件。对pcb印板设计时，对简化走线特别有用。简单的修改GAL16V8程序，可灵活地进行地址译码修改。-GAL16V8 (simulation 74LS138), test passed. Including the able and jed file. Printed on the pcb board design, especially useful to simplify alignment. Simple modific
The-SA4828--software-design
- 利用大规模专用集成电路SA4828 设计变频器，可以大大降低CPU 的资源占用，简化硬件电路和软件编程。通过对SA4828 进行初始化编程，可以方便地设定变频器的基本参数包括：载波频率、调制波频 率范围、死区时间、最小删除脉宽、看门狗时间常数、输出波形、频率、幅值、正反转控制等。实验表明，由SA4828 组成的变频器，电路简单，操作方便，运行稳定可靠。-Large-scale ASIC the SA4828 design inverter can greatly reduce the CPU
xiyiji
- 一个简单的洗衣机VHDL程序，简化了过程，主要体现状态机的工作方式-A simple washing machine VHDL program to simplify the process, mainly the work of the state machine
VHDL_LAPS
- 简化LAPS协议，对发送的数据包进行封装、传输和接收，，包含FCS是对整个LAPS帧进行CRC校验。-Simplify LAPS protocol, encapsulation, transmission, and receiving the transmitted data packet, containing FCS is performed on the entire LAPS frame CRC.
VHDL-Snake-Game-simplify
- Vhdl-Snake game-Vhdl-Snake game........
verilog-traffic
- 模拟一个简单的十字路*通灯（各个只有红绿黄灯，没有转弯灯）。交通灯一共有4 个状态，一是倒计时60 秒，同时亮南北方向绿灯、东西方向红灯；二是倒计时5 秒，同时数码管闪烁显示‘0’，同时亮南北方向红灯、东西方向黄灯；三是倒计时30 秒，东西方向亮红灯、南北方向绿灯；四是倒计时5 秒，数码管闪烁显示‘0’，东西方向亮黄、南北方向红灯。四个状态循环就构成了一个简单的交通灯（未了降低难度，我们设计简化交通灯，与真实情况不太一样）。-Simulate a simple intersection tra
Avalon_Interface
- altera interface接口简化了系统设计，让您可以轻松地连接部件在FPGA。 Avalon的接口族定义接口，在使用两个高速流和存储器映射的应用程序。这些标准接口被设计成在SOPC Builder和可用的组件的MegaWizard*® 插件管理器。您也可以使用这些标准化接口， 您的自定义组件。-Avalon ® interfaces simplify system design by allowing you to easily connect compone