CDN加速镜像 | 设为首页 | 加入收藏夹
当前位置: 首页 资源下载 源码下载 嵌入式/单片机编程 VHDL编程 搜索资源 - Upload control

搜索资源列表

  1. s3esk_picoblaze_amplifier_and_adc_control

    0下载:
  2. Contains bat files for direct upload of adc control to FPGA
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-05-02
    • 文件大小:989.34kb
    • 提供者:khoosram
  1. decimetion

    0下载:
  2. 攒人品上传多年工作积累代码。主要功能是adc 的多阶后续数字滤波器,等控制。可以综合。-Save the character to upload the accumulation of many years of working code. The main function is to adc the multi-order follow-up digital filter control. Can be integrated.
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-02
    • 文件大小:34.77kb
    • 提供者:fx10001
  1. ddr_ctrl

    0下载:
  2. 攒人品上传多年工作积累代码。主要功能是ddr memery controler interface等控制。可以综合。-Save the character to upload the accumulation of many years of working code. The main function is to ddr memery controler interface control. Can be integrated.
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-02
    • 文件大小:85.24kb
    • 提供者:fx10001
  1. osd

    0下载:
  2. 攒人品上传多年工作积累代码。主要功能是OSD图形控制的代码。经过验证,可以综合。-Save the character to upload the accumulation of many years of working code. The main function is to control the OSD graphics code. Proven, can be integrated.
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-04
    • 文件大小:12.63kb
    • 提供者:fx10001
  1. infmt

    0下载:
  2. 攒人品上传多年工作积累代码。主要功能是对视频输入信号的滤波等控制。可以综合。-Save the character to upload the accumulation of many years of working code. The main function is to control video input signal filtering. Can be integrated.
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-04
    • 文件大小:16.79kb
    • 提供者:fx10001
  1. SPI_slave-SPI-control-ADS8364

    0下载:
  2. FPGA控制ADS8364采集,采集的数据通过SPI上传,SPI做从机slave。-FPGA control ADS8364 acquisition, upload the data collected through the SPI port, SPI do slave slave.
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-03-31
    • 文件大小:73.25kb
    • 提供者:瞿盛
  1. T01_UART_CORE

    0下载:
  2. Verilog 实现的 UART串口读写控制核 参数化校验、时钟设置,完整工程(xilinx),包括文档、源码等。供学习参考,希望大家上传自己代码,共同提高,*小日本。-Verilog implementation of the UART serial port to read and write control nuclear parametric check, clock setting, complete project (Xilinx), including documentation
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-26
    • 文件大小:413.71kb
    • 提供者:FEIFEI
搜珍网 www.dssz.com