CDN加速镜像 | 设为首页 | 加入收藏夹
当前位置: 首页 资源下载 源码下载 嵌入式/单片机编程 VHDL编程 搜索资源 - algorithm performance

搜索资源列表

  1. two_d_dct_serial

    1下载:
  2. altera公司提供的适用于包涵DSP内核的FPGA的二维DCT变换源码,语言是:verilog 性能不错,不过资源消耗有点大,可以用来学习多项式变换的DCT算法-ALTERA companies covered in the application of FPGA DSP core 2D DCT source language is : Verilog performance is good, but a bit large consumption of resources can be us
  3. 所属分类:VHDL编程

    • 发布日期:2008-10-13
    • 文件大小:24588
    • 提供者:猪猪
  1. FFT

    0下载:
  2. FPGA实现的基4FFT处理器高效排序算法研究-FPGA to achieve high-performance processor-based sorting algorithm 4FFT Research
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-24
    • 文件大小:60548
    • 提供者:萧球水
  1. qpsk

    0下载:
  2. 基于vhdl的qpsk算法研究与性能测试-Qpsk of vhdl-based research and performance testing algorithm
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-01
    • 文件大小:569419
    • 提供者:matt
  1. ViterbiFPGA

    0下载:
  2. 探讨了CDMA 数字移动通信中的差错控制问题, 研究用约束度K = 9 的卷积编码 和最大似然V iterbi 译码的差错控制方案. 在V iterbi 译码算法中, 提出了原位运算度量、保 存路径转移过程和循环存取幸存路径等方法, 能有效地减少存储量、降低功耗, 使得K = 9 的V iterbi 译码算法可在以单片XC4010 FPGA 为主的器件上实现, 其性能指标符合CD2 MA 数字移动通信IS 95 标准要求. 文中给出了实测的算法性能, 讨论了FPGA 具体实现
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-03-31
    • 文件大小:366845
    • 提供者:tsincons
  1. cordic

    1下载:
  2. we propose a low-cost sequential and high performance architecture for the implementation of CORDIC algorithm in two computation modes. It suited for serial operation that performs conversion between polar and rectangular coordinate systems, essentia
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-03-30
    • 文件大小:1811
    • 提供者:Nihel Neji
  1. 34105908-Multipliers-Using-Vhdl

    0下载:
  2. ABSTRACT: Low power consumption and smaller area are some of the most important criteria for the fabrication of DSP systems and high performance systems. Optimizing the speed and area of the multiplier is a major design issue. However, area and
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-17
    • 文件大小:380321
    • 提供者:phitoan
  1. vlsi-fft-finiteword

    0下载:
  2. 超大规模集成电路中FFT处理器设计中的有限字长影响分析,并比较了基2DIT和DIF算法的性能特点;-VLSI FFT processor design of finite word length effects, and compare the base 2DIT and DIF algorithm performance characteristics
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-03-30
    • 文件大小:402871
    • 提供者:wang gang
  1. FPGA-Implementation-Of-MD5-Hash-Algorithm

    0下载:
  2. MD5 Hash Algoritm implementation on a FPGA. Performance evaluation.
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-03-27
    • 文件大小:119770
    • 提供者:Birrax
  1. Analysis-Of-The-Dvb-Common-Scrambling-Algorithm.r

    0下载:
  2. Analysis of the DVB Common Scrambling Algorithm (DVB-CSA) on FPGA implementation. Performance and Security.
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-03-22
    • 文件大小:177530
    • 提供者:Birrax
  1. SDRAM-USING

    0下载:
  2. Field programmable gate arrays (FPGAs) are emerging in many areas of high performance computing, either as tailor made signal processor, embedded algorithm implementation, systolic array, software accelerator or application specific architecture. FPG
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-05-12
    • 文件大小:2638726
    • 提供者:javad
  1. TABLOO

    0下载:
  2. Field programmable gate arrays (FPGAs) are emerging in many areas of high performance computing, either as tailor made signal processor, embedded algorithm implementation, systolic array, software accelerator or application specific architecture. FPG
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-03-31
    • 文件大小:248558
    • 提供者:javad
  1. XILINX-JTAG-PROGRAMER

    0下载:
  2. Field programmable gate arrays (FPGAs) are emerging in many areas of high performance computing, either as tailor made signal processor, embedded algorithm implementation, systolic array, software accelerator or application specific architecture. FPG
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-03-29
    • 文件大小:19497
    • 提供者:javad
  1. All-DigitalQPSK-Demodulator

    0下载:
  2. Altem公司quartus II 8.1开发环境下,完成了中频全数字解调器的FPGA实现,并对数 字下变频、载波同步、位同步等解调器的核心模块设计进行了详细的分析和说明,给出 了实现框图和仿真波形。同时在本设计中应用了Altera公司的NiosII软核处理器技术, 用于载波的大频偏校正和解调器各个部分的监测和控制。最后给出了QPSK中频全数字 解调器关键性能指标的测试方法和测试结果,测试结果表明本设计达到了预期的性能指 标要求。-The Algorithm is con
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-05-16
    • 文件大小:4328174
    • 提供者:zhuimeng
  1. FPGA--AES-algorithm

    0下载:
  2. 本文介绍了AES 数据加密结构, 以及相关的有限域的知识及简单运算, 提出了一种用FPGA 高速实现AES 算法的方案, 该方 案设计的加密模块支持AES 标准的三种密钥长度: 128,192,256, 支持ECB, CBC, CTR 三种工作模式, 即支持feedback 和non- feedback 两种模式, 最后给出了本设计的性能指标-This article describes the AES data encryption structure, as well as the
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-03-28
    • 文件大小:240731
    • 提供者:李仁杰
  1. qpsk_demod_use_FPGA

    2下载:
  2. 根据软件无线电的思想,提出了一种新颖的数字信号处理算法,对QPSK信号的相位进行数字化处理,从而实现对QPSK信号的解调.该算法允许收发两端载波存在频差,用数字锁相实现收发端载波的同步,在频偏较大的情况下,估算频偏的大小,自适应设置环路的带宽,实现较短的捕获时间和较好的信噪性能。整个设计基于XILINX公司的ISE开发平台,并用Virtex-II系列FPGA实现。用FPGA实现调制解调器具有体积小、功耗低、集成度高、可软件升级、扰干扰能力强的特点,符合未来通信技术发展的方向。-According
  3. 所属分类:VHDL编程

    • 发布日期:2014-01-08
    • 文件大小:64716
    • 提供者:马文
  1. develop_frame_find

    0下载:
  2. 基于FPGA中OFDM中的帧检测,由于采用简化算法,采用较少的复数乘法器,易于硬件实现,且节省资源,采用verilog实现.-Frame detection based on FPGA for OFDM, a simplified algorithm, using less complex multiplier, easily implemented in hardware, and save resources, the SNR performance is slightly lower th
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-12-03
    • 文件大小:320748
    • 提供者:
  1. vhcg_latest.tar

    0下载:
  2. Viterbi algorithm is the most likelihood decode algorithm of convolution code. Viterbi decoder means the VLSI implementation of Viterbi algorithm. In the area of communication, convolution code is very popular, so how to improve the performance a
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-11-11
    • 文件大小:654009
    • 提供者:phani
  1. FPGA-based-FFT-implementation

    0下载:
  2. 基于FPGA的FFT算法硬件实现 设计了一 种基于 FPGA 的 1 024点 16位 FFT算法, 采用了基 4蝶形算法和流水线处理方式, 提高了 系统 的处理速度, 改善了系统的性能 -FPGA-based FFT algorithm hardware design of a 1024 16-bit FPGA-based FFT algorithm using a radix-4 butterfly algorithm and pipelined approach to improv
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-11-14
    • 文件大小:418259
    • 提供者:沧海一粟
  1. verilog-juanjima

    1下载:
  2. 卷积码是一种重要的前向纠错信道编码方式,其纠错性能常常优于分组码,且(2,1,7)卷积码已应用于现代卫星通信系统中。Viterbi译码算法能最大限度地发挥卷积码的优异性能。这里采用Verilog  HDL语言设计出(2,1,7)卷积码的编码器模块和基于Viterbi算法的译码器模块,译码器采用全并行结构,译码速度快-Convolutional code is an important forward error correction channel coding method, and
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-30
    • 文件大小:10240
    • 提供者:邓博于、
  1. nfqud

    0下载:
  2. Using MATLAB dynamic clustering or iterative self-organizing data analysis, The performance of the program has reached a high level, MinkowskiMethod algorithm.
  3. 所属分类:VHDL/FPGA/Verilog

    • 发布日期:2017-12-24
    • 文件大小:7168
    • 提供者:tyasiu
« 12 »
搜珍网 www.dssz.com