搜索资源列表
44vhdl
- 44个vhdl实例 注1： 含有不可综合语句，请自行修改 注2： 一些PLD只允许I/O口对外三态，不支持内部三态，使用时要注意 注3: 设计RAM的最好方法是利用器件厂家提供的软件自动生成RAM元件，并在VHDL程序中例化-44 VHDL examples Note 1 : Includes an integrated statement, the initiative to revise Note 2 : Some PLD only allows I / O exte
PLDESIGNQA91
- 这是硬件逻辑设计的一份参考资料，总结了目前主流FPGA供应商设计的注意事项。-This is a hardware logic design of a reference, summed up the current mainstream FPGA vendor design for attention.
statemachine
- 自己做的一个关于more状态机的三种描述的比较。以后会有更多的资料，请大家关注。-doing more of a state machine on the three described earlier. Many more information, please everyone's attention.
carslight
- 输入信号：左转弯传感器LH，右转弯传感器RH和紧急制动或慢行传感器JMH，另外，汽车尾灯主要是给后面行使汽车的司机注意。为了使尾灯的光信号更明显，采用亮灭交替的闪烁信号，其闪烁周期为2秒，即尾灯亮1秒，灭1秒，再亮1秒…。在图9-21中设置了一个1秒时钟的输入信号CP。 输出信号：输出共设两个，左面一个尾灯，右面一个尾灯，既左转弯时指示灯LD和右转弯时指示灯RD。-input signal : LH sensor made a left turn, Peccant RH sens
keyboard4_4
- 该代码是4乘4标准键盘扫描程序的源代码，用VHDL编写的，我在调试的时候忘记设置复位键了，大家也要注意了-The code is 4 x 4 standard keyboard scan a program's source code, prepared by the use of VHDL, I remember when debugging set the reset button, we have to pay attention to the
Eda1
- 程序在报告中，要 用QuartusII运行，注意从word到运行环境中，可能有个别符号不兼容，重新在运行环境中输入那些符号就可以了-procedures in the report, with QuartusII operations, the attention to word from the operating environment, Some individual symbols are not compatible, the operating environment to re-e
EDA
- 程序在报告中，要 用QuartusII运行，注意从word到运行环境中，可能有个别符号不兼容，重新在运行环境中输入那些符号就可以了-procedures in the report, with QuartusII operations, the attention to word from the operating environment, Some individual symbols are not compatible, the operating environment to re-e
ds18b20.ds18b20的Verilog程序
- ds18b20的Verilog程序，经测试验证可以使用。注意此版本为DALLS DS18B20而不是DS1820,注意加5K上拉电阻。,ds18b20 the Verilog process can be used to verify by testing. Note that this version rather than DALLS DS18B20 for DS1820, the attention of Canadian 5K pull-up resistor.
uCLinux_on_NiosII.rar
- NIOS II平台下，uClinux的移植笔记，详细地记录了移植中需要注意的问题。,NIOS II platform, uClinux porting notes, a detailed record of the migration issues that need attention.
FIFO
- 用verilog实现异步FIFO，代码中有两个模块，使用时注意顶层模块和底层模块，用quartus2即可打开直接使用。-Verilog using Asynchronous FIFO, the code has two modules, when the attention of top-level module and the bottom module, with direct access to open quartus2.
RS485EN
- RS485的双向通信处，正在为此头疼的同学们可要注意了，这个可以解决你们双向通信过程中的很多问题哦-Two-way RS485 communications, the headache is to this end they' ll pay attention to the students, this two-way communication you can solve many problems in the course of oh
11
- VHDL语法的支持范围是不一样的，以下程序中的某些语句可能不能运行在所有的软件平台之上，因此程序可能要作一些修改，同时务必注意阅读程序中的注释。以下部分程序为txt格式，请自行另存为vdh后缀的文件。有些EDA软件要求ENTITY的名称和文件名要相同，也请自行修改。 如发现错误请来信指正或在BBS上提出。 -VHDL syntax support is not the same as the scope, the following procedures for some of the st
DesignReuseMethodology
- 本文介绍了在进行FPGA设计，特别是SOC设计时，为了保证顺利移植，重新利用原有程序，而应该注意的一些基本问题和方法，本文由xilinx提供，但对所有的FPGA的使用者都有非常好的借鉴意义。-In this paper, during the FPGA design, especially in SOC design, in order to ensure a smooth transfer, re-use of existing procedures, but should pay atten
FPGA_Design_experience
- 讲解了在FPGA中时序设计时应该注意的问题，并分享了设计经验-On timing in the FPGA design should pay attention to the issue and to share the experience of the design
p2s
- 并串转换器：将并行输入的信号以串行方式输出，这里要注意需先对时钟进行分频，用得到的低频信号控制时序，有利于观察结果（可以通过L灯观察结果）-And series converter: the input signal in parallel to serial output, where attention should be paid to the need to carry out first clock frequency, low-frequency signals received b
2
- FPGA设计中几个基本问题的分析及解决 多时钟系统，时钟设计，时钟歪斜，门控时钟，毛刺信号及其消除，FPGA中的延时设计，FPGA设计应注意的其它问题-FPGA design analysis of a few basic questions and solve multi-clock system, clock design, clock skew, clock gating, and the elimination of burr signal, FPGA design of the d
vhdl_design
- 介绍VHDL编程技巧，注意事项的好资料。适合接触过vhdl一段时间的人-Introduction VHDL programming skills, good attention to information issues. Vhdl for some time to come into contact with people
timing_design_of_fpga
- 主要是,fpga,cpld设计时的时序设计需要注意和考虑的问题-Mainly, fpga, cpld design design need to pay attention to the timing of the issue and consider
ynplify
- 详细介绍了syplify工具使用及其注意事项，对FPGA开发者很有帮助。-Described in detail syplify tool use and its attention to matters of the FPGA developers helpful.
ActelFPGA_IDE_ApplicationNote
- IDE 硬盘具有容量大、速度快、成本低的特点，因此被广泛应用于各种工业控制、消费、 通信、 安防等场合， 而 IDE 控制器解决方案成为了大家所关注的焦点， 由于基于 MCU的 IDE 控制器速度低、成本高、不够灵活等缺点使得应用越来越少，更多的用户倾向于使用 FPGA 来提供更完美的解决方案。本方案采用 Actel Flash 架构的 FPGA 来实现 IDE 的控制器，具 有单芯片、高性能、低成本等特点，满足客户各种应用需求，该方案已经被多家公司采纳。 -IDE di