CDN加速镜像 | 设为首页 | 加入收藏夹
当前位置: 首页 资源下载 源码下载 嵌入式/单片机编程 VHDL编程 搜索资源 - compute

搜索资源列表

  1. FPGA-matrix

    0下载:
  2. 本资料介绍了如何用FPGA实现矩阵的求逆,并用HDL语言实现-this material is about to introduce a way to compute the inverse matrix based on FPGA HDL langwedge
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-03-22
    • 文件大小:197.89kb
    • 提供者:qjm
  1. Cordic_SinCos_Verilog

    0下载:
  2. 用Verilog语言写的Cordic来计算,正、余弦函数,包括仿真激励和仿真截图。-use Cordic to compute sine and cosine function
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-03
    • 文件大小:696.36kb
    • 提供者:孙佳宇
  1. cf_fft

    0下载:
  2. FFT using C and VHDL. can compute upto 1K, 2K and 4K in radix 2.
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-05-13
    • 文件大小:3.16mb
    • 提供者:mimi
  1. new_complex_mult

    0下载:
  2. new approach to compute complex mult with only 3 real mult
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-11
    • 文件大小:772byte
    • 提供者:Yousri
  1. CORDIC_SinCos_VHDL

    0下载:
  2. 用 VHDL 语言写的 Cordic模块,来计算正、余弦函数,包括仿真激励和仿真截图。-use Cordic to compute sine and cosine fuction in VHDL
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-05-10
    • 文件大小:2.07mb
    • 提供者:孙佳宇
  1. sd

    0下载:
  2. 计算海平面的对应的ssh对应的数据源是海洋数据-compute shh
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-14
    • 文件大小:3.58kb
    • 提供者:weihaitao
  1. sin_cos

    0下载:
  2. 用CORDIC算法实现非线性函数sin,cos的求值,即只用加减法和右移位操作来求sin,cos-compute sin and cos by CORDIC arithmetic
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-05-15
    • 文件大小:3.44mb
    • 提供者:付红桥
  1. lab2_cordic

    0下载:
  2. 在FPGA上实现Cordic算法用于计算sin(x)。Cordic算法的全称是Coordinate Rotation Digital Computer ,可以用于实现对多种超越函数的运算。-Implemented on FPGA Cordic algorithm is used to compute sin (x). Cordic algorithm stands Coordinate Rotation Digital Computer, can be used to achieve a var
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-11-13
    • 文件大小:3.14kb
    • 提供者:金继仁
  1. convolution

    0下载:
  2. 卷积 严格遵守时序的一维卷积运算,用testbench测试了-convolution write a VHDL file to compute one-dimensional convolution latency 14
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-06-14
    • 文件大小:21.11mb
    • 提供者:Lu Li
  1. square_root_n_bits

    0下载:
  2. VHDL square root - compute square root n (n customizable) bits width vector (restoring square root algorithm)
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-12-15
    • 文件大小:4kb
    • 提供者:croissant
  1. 10419729vhdl对数

    0下载:
  2. 进行对数运算的IP核,可以计算以2,10,e为底的对数,最高可输入24bit宽度的数据。 由AHDL语言写成,可在MaxplusII和QuartusII中使用,源代码加密。(The IP kernel that performs logarithmic operations can compute data at the base of 2, 10, and E, with the highest input 24bit width. Written in AHDL language, can
  3. 所属分类:VHDL/FPGA/Verilog

    • 发布日期:2017-12-20
    • 文件大小:114kb
    • 提供者:wove2006
搜珍网 www.dssz.com