搜索资源列表
lock-and-lcd
- 基于博创实验箱UP-CUP-FPGA2C35-Ⅱ和Verilog HDL硬件描述语言，分为按键输入模块、LED指示灯模块及LCD显示模块，采用按键BTN1、BTN2作为输入端输入四位密码与事先设定的密码进行匹配，由D1、D2、D3、D4四盏LED灯来指示输入密码的位数。开机时，LCD显示“HELLO! WELCOME!Enter the code:当”，密码输入正确时，LED灯D7亮，同时在实验箱LCD显示屏上显示字符串“Good! Well done!you are right!!!”，当密码
paixu
- 给定一个带期限的作业排序问题, n=5, (p1,p2,p3,p4,p5)=(6,3,4,8,5), (t1,t2,t3,t4,t5)=(2,1,2,1,1), (d1,d2,d3,d4,d5)= (3,1,4,2,4), 应用FIFOBB求使总罚款数最小的可行作业集J, 要求:实现对不同作业排序问题实例的求解，问题实例的输入数据存储在case.txt文件中。-Given a scheduling problem with the operation period, n = 5, (p1, p
software
- its project for ALtera D2 developement
DE2_115_TV
- D2-115TV编码与解码源码 VGA显示-D2-115TV encoding and decoding source VGA display
DE2_115_Default
- D2-115学习源码，功能配置，音频功能，LCD控制，视频同步产生器-Learning source D2-115, the functional configuration of the audio function, LCD control, video sync generator
DE2_115_i2sound
- D2-115学习源码，功能配置，音频功能,按键控制-D2-115 learning source, feature configuration, the audio function keys control
DE2_115_IR
- D2-115学习源码，功能配置，无线控制-D2-115 learning source, configuration, wireless control
0-example_test_board_x
- 本板共有5个LED， 其中D1是板载3.3V指示灯； D2-D5是FPGA的IO口控制；在上电烧录程序后， D1点亮表示电源正常； 其余4个LED依次能够点亮表明硬件完好。-This Board consists of 5 LED, where D1 is the onboard 3.3V indicator D2-D5 FPGA IO mouth control power on after-burning program, D1 point light indicates that pow
filter2
- 本实验完成加权均值滤波，其原理如下： 设采集到的数据按节拍输入，依次表示为d0，d1，d2，d3，d4,…，则输出依次为 do= d0*1/4+d1*1/2+d2*1/4 do= d1*1/4+d2*1/2+d3*1/4 … 假设采集到的数据为8位unsigned，输出do只保留整数。-This experiment is completed weighted mean filter, which works as follows: Set data collected
sp6ex6
- 按键消抖与LED开关实例，5个导航按键的按下与 否，对应控制LED D2/D3/D4/D5/D6的亮灭切换-Key debounce switch with LED example, 5 navigation keys and press No, the corresponding LED control D2/D3/D4/D5/D6 light off switch
test3
- 本实验的任务就是利用 Quartus II 软件的文本输入，产生一个基本触发器， 触发器的形式可以是与非门结构的，也是可以或非门结构的。实验中用按键模块 的用键 7 和键 8 来分别表示 R 和 S，用 LED 模块的 LED D1 和 LED D2 分别表示 Q 和Q 。在 R 和 S 满足式（ 2）的情况下，观察 Q 和Q 的变化。-The experiment task is to use Quartus II software, text input, generates a