CDN加速镜像 | 设为首页 | 加入收藏夹
当前位置: 首页 资源下载 源码下载 嵌入式/单片机编程 VHDL编程 搜索资源 - dct

搜索资源列表

  1. DCT

    0下载:
  2. 用verilog语言实现DCT编解码 附有DCT的说明
  3. 所属分类:VHDL编程

    • 发布日期:2008-10-13
    • 文件大小:66255
    • 提供者:周韧研
  1. dct

    0下载:
  2. 2维DCt源码,可以实现8乘8点数据的2维DCT变换
  3. 所属分类:VHDL编程

    • 发布日期:2008-10-13
    • 文件大小:5550
    • 提供者:jz
  1. DCT+

    0下载:
  2. 改进的DCT算法设计,veriloghdl实现
  3. 所属分类:VHDL编程

    • 发布日期:2008-10-13
    • 文件大小:313265
    • 提供者:lyc84122
  1. DCT

    0下载:
  2. altera fpga verilog 设计的基于查找表的DCT程序及zigzag扫描程序,已经过matlab 和modelsim 验证,文件中包含TESTBENCH ,直接可用
  3. 所属分类:VHDL编程

    • 发布日期:2008-10-13
    • 文件大小:15401328
    • 提供者:alison
  1. dct.rar

    0下载:
  2. 离散余弦变换的设计源代码以及测试源代码和仿真图,Design of discrete cosine transform source code and test source code and simulation plan
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-01
    • 文件大小:342462
    • 提供者:cong
  1. butterfly.rar

    0下载:
  2. 蝶形运算,可用于DCT变换,FFT变换的模块,Butterfly computation, can be used for DCT transform, FFT transform module
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-03-27
    • 文件大小:743
    • 提供者:过时无双
  1. two_d_dct_serial

    0下载:
  2. Verilog codes for 2D Discrete Cosine Transform (DCT)
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2016-06-14
    • 文件大小:37888
    • 提供者:rajkumar
  1. JPEG

    0下载:
  2. 本文首先介绍了静态图像压缩(JPEG)编码算法的基本原理、压缩的实现过程及其重要过程的离散余弦变换(DCT)算法的实现原理及软件实现的例程,其次着重介绍了压缩过程中的DCT、量化和编码三个重要步骤的实现原理。-This paper describes the static image compression (JPEG) coding algorithm is the basic principle of compression process of the implementation pro
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-03-29
    • 文件大小:41540
    • 提供者:xuai
  1. DCT

    0下载:
  2. 用于视频图像编码的8×8DCT变换,可用于MPEG4.H263等VHDL编程-For video images encoded 8 × 8DCT transform, can be used to MPEG4.H263 such as VHDL Programming
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-03-30
    • 文件大小:108768
    • 提供者:zs
  1. dct-code

    0下载:
  2. 离散余弦变换的VHDL实现,不错的代码和方法-Discrete cosine transform VHDL realization of good code and methods
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-03-28
    • 文件大小:31083
    • 提供者:宋雪兵
  1. jpeg.tar

    1下载:
  2. This project features a complete JPEG Hardware Compressor (standard Baseline DCT, JFIF header) with 2:1:1 subsampling, able to compress at a rate of up to 24 images per second (on XC2V1000-4 @ 40 MHz with resolution 352x288). Image resolution is no
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-05-13
    • 文件大小:3415690
    • 提供者:Bill Guan
  1. dct2

    1下载:
  2. 这个是一个基于FPGA的数字图像的整数DCT变换程序,程序高性能地实现了2维DCT变换。-This is an FPGA-based digital image of the integer DCT transform process and procedures to achieve high-performance 2-D DCT transform.
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-04
    • 文件大小:418921
    • 提供者:jyb
  1. projekt

    0下载:
  2. Dct 2d in vhdl + descr iption -Dct 2d in vhdl+ descr iption
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2016-06-14
    • 文件大小:351868
    • 提供者:asia
  1. main_dct

    0下载:
  2. verilog code for dct
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-13
    • 文件大小:1574
    • 提供者:dheeru
  1. xapp610

    0下载:
  2. Verilog code for 2D-DCT with detailed documentation.
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2016-06-14
    • 文件大小:128096
    • 提供者:whitestone
  1. dct

    0下载:
  2. 用vhdl语言来实现了dct离散余弦变换-With VHDL language to achieve the optimal discrete cosine transform
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-03-29
    • 文件大小:7520
    • 提供者:yaxin324
  1. d1_dct

    0下载:
  2. FPGA 描述DCT ,希望对大家有用。-the DCT arithetics using fpga
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-07
    • 文件大小:824
    • 提供者:Denny
  1. dct

    0下载:
  2. all ok...4 Dec 2009 ... In this method the 2-Dimensional DCT is obtained by taking two ... column-wise 1D DCT is ascertained which gives the 2D DCT of the data. ... The design is done in Verilog HDL and the simulation is done in Modelsim 6.3b.
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2016-06-14
    • 文件大小:1024
    • 提供者:haziq36
  1. DCT-Implementation

    0下载:
  2. The 8x8 discrete cosine transform (DCT) is an efficient, real-valued transform often used in image compression. Special, fast algorithms for the DCT have been developed to accommodate the many arithmetic operations involved in implementing the DC
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-03
    • 文件大小:270902
    • 提供者:zpy
  1. verilog dct

    0下载:
  2. 其使用模块的代码风格来编写,能够8点dct的转换(Its use of the module's code style to write, to 8 dct conversion)
  3. 所属分类:VHDL/FPGA/Verilog

    • 发布日期:2018-04-21
    • 文件大小:34816
    • 提供者:未曾走远
« 12 3 4 5 »
搜珍网 www.dssz.com