搜索资源列表
DDR_SDRAM_controller
- DDR SDRAM控制器的VHDL源代码，含详细设计文档。 The DDR, DCM, and SelectI/O™ features in the Virtex™ -II architecture make it the perfect choice for implementing a controller of a Double Data Rate (DDR) SDRAM. The Digital Clock Manager (DCM) provides t
plc
- QSPLC系列可编程控制器实验 数码显示的模拟控制 交通灯的模拟控制（控制过程、I/O分配、控制语句表、梯形图）-QSPLC series programmable controller experimental digital display analog analog control traffic light control (control process, I/O distribution, control statement table, ladder)
86verilog
- 以FPGA 芯片为平台构建了数字信号滤波实时处理模块, 给出了 50Hz 陷波器的切比雪夫Ê 型 IIR 数字 滤波器 4 阶级联的结构, 提出了对滤波器系数量化的逼近方法, 完成了基于 FPGA 的陷波器实现, 并成功地实现了 对含有工频 50Hz 噪声干扰的心电信号的滤波处理, 通过与M at lab 计算所得到的滤波处理效果进行比较分析, 结 果表明: 基于FPGA 采用切比雪夫Ê 型 4 级级联结构的 IIR 数字滤波器的误差满足设计要求- W ith t
digital-clock
- 数字钟是计时仪器，它的功能大家都很熟悉。本实验对设计的电子钟要求为： 1．能够对s(秒)、min(分)和h(小时)进行计时，每日按24h计时制； 2．min和h位能够调整； 3．设计要求使用自顶向下的设计方法。 数字钟的功能实际上是对s信号计数。实验板上可提供2Hz的时钟，二分频后可产生s时钟。数字钟结构上可分为两个部分c计数器和显示器。计数器又可分为s计数器、min计数器和h计数器。s计数器和min计数器由6进制和10进制计数器构成，小时计数器较复杂，需要设计一个24(或12)
Digital-Responder
- 数字抢答器① 用EDA实训仪的I/O设备和PLD芯片实现智能电子抢答器的计。 ② 智能电子抢答器可容纳4组参赛者抢答，每组设一个抢答钮。 ③ 电路具有第一抢答信号的鉴别和锁存功能。在主持人将复位按钮按下后开始抢答，并用EDA实训仪上的八段数码管显示抢答者的序号，同时扬声器发出“嘟嘟”的响声，并维持3秒钟，此时电路自锁，不再接受其他选手的抢答信号。 ④ 设计一个计分电路，每组在开始时设置为100分，抢答后由主持人计分，答对一次加10分，答错一次减10分。 ⑤ 设计一个犯规电路，对提
Calendar
- ① 用EDA实训仪的I/O设备和PLD芯片实现数字日历的设计。 ② 数字日历能够显示年、月、日、时、分和秒。 ③ 用EDA实训仪上的8只八段数码管分两屏分别显示年、月、日和时、分、秒，即在一定时间段内显示年、月、日（如20080101），然后在另一时间段内显示时、分、秒（如00123625），两个时间段能自动倒换。 ④ 数字日历具有复位和校准年、月、日、时、分、秒的按钮，但校年和校时同用一个按钮，即在显示年、月、日时用此按钮校年，在显示时、分、秒时则用此按钮校时，依此类推。-① T
digital-storage-oscilloscope
- 本题设计一个数字存储示波器，以Xilinx公司20万门FPGA芯片为核心，辅以必要的外围电路（包括信号调理、采样保持、内部触发、A/D转换、D/A转换和I/O模块），利用VHDL语言编程，实现了任意波形-The problem to design a digital storage oscilloscope, to Xilinx, Inc. 200,000 FPGA chip as the core, supplemented by the necessary peripherals (incl
Digital-LED-display
- 将单片机的I/O输出接到1位7段LED数码管上，编程使该LED数码管依次显示0、1、2、3、4、5、6、7、8、9、全灭各1s，然后重复这一过程。-The microcontroller' s I/O output to a 7-segment LED digital tube, LED digital tube programming in order to make the show 0,1,2,3,4,5,6,7,8,9, all off the 1s , then repeat t
ZLG7289B
- ZLG7289B 的主要特性 很宽的工作电压范围：＋2.7～6V； 直接驱动8 位共阴式数码管（1 英寸以下）或64 只独立的LED； 能够管理多达64 只按键，自动消除抖动； 段电流可达15mA 以上，字电流可达100mA； 利用功率电路可以方便地驱动1 英寸以上的大型数码管； 具有左移、右移、闪烁、消隐、段点亮等强大功能； 要
Embedded-Systems_VHDL
- Digital Design An Embedded Systems Approach Using VHDL Peter J Ashenden The source code for the examples is available in the following ZIP archives, one per chapter. There is also an archive containing source code for the Gumnut core, descri
7_ren_biao_jue_qi
- 用vhdl,设计的一个七人表决器，当赞成人数大于等于四时显示表决通过，同时分别将投票中赞成的人数和反对的人数在数码管上显示出来-VHDL design of a seven-vote in favor of the number of greater than or equal to four o' clock, the vote at the same time, respectively, displayed the number of people vote in favor of
06.抢答器
- 就是将上面的按键控制小灯的实验扩展成3 个按键对应3 个小灯，占用6 个数字I/O 接口,来实现对小灯的控制(It is to expand the above key control light experiments to 3 keys corresponding to 3 small lights, 6 digital I/O interface, to realize the control of the light.)