搜索资源列表
脉冲记时CPLD
- 工作原理： 脉冲输入，记录30个脉冲的间隔时间（总时间），LED显示出来，牵涉到数码管的轮流点亮，以及LED的码。输入端口一定要用个 74LS14整一下，图上没有。数码管使用共阴数码管。MAXPLUS编译。 测试时将光电门的信号端一块连接到J2口的第三管脚，同时第一管脚为地，应该与光电门的地连接（共地）。 开始测试： 按下按键，应该可以见到LED被点亮，指示可以开始转动转动惯量盘，等遮光片遮挡30次光电门后， LED熄灭，数码管有数字显示，此为时间值，单位为秒，与智
LED.VHDL
- LED控制VHDL程序与仿真 分别介绍采用FPGA对LED进行静态和动态显示的数字时钟控制程序-LED control procedures and VHDL simulation briefed on the use of FPGA LED static and dynamic significantly the figures show clock control procedures
seg_led_rtl
- 使用FPGA控制数码管,在数码管上动态的显示数字,很使用,可以直接作为其他模块的子模块,直接调用-FPGA use of digital control in the digital tube dynamic display figures that use, direct module as other sub-module, called directly
clock_top2
- 数字钟的vhd文档，个人感觉还是蛮完善的，大家可以下载了一同改进。-figures minute vhd files, individuals still feel pretty good, we can improve downloaded together.
edaTimer
- 数字钟的主要功能有年月日时分秒的显示输出功能和对日期及时间进行设置的功能，还可以有整点报时等功能。设计数字钟的核心问题是时钟日期的自动转换功能。即自动识别不同月份的天数的控制。据此可以设计一个如图所示结构的数字钟，该数字钟包括校时模块、月份天数处理模块、时分秒计时模块、年月日模块和输出选择模块。在本实验中，只进行了简单的数字时分秒设计，其他部分还有待下一步改进。-digital clock is the main function Minutes date when the output fun
数字边沿鉴相器
- 数字边沿鉴相器 verilog源程序 -figures for 2500 phase-2500 verilog source digital phase detector verilog source
more111
- 本程序对输入的任意多个二进制数字进行判别（0和1的个数）-procedures for the importation of arbitrary binary figures for the number of discriminant (0 and 1 Number)
shift111
- 本程序实现数字的前向或者后向移动功能，大家可以参考以下-the program prior to the figures, or after moving to function, we can refer to the following
txt_util
- VHDL的字符串处理函数库，含数字与字符串之间的转换-VHDL string handling functions, containing figures and the conversion between the strings
A_D_translate
- 利用实验板上的ADC0809做A/D转换器，实验板上的电位器提供模拟量输入，编制程序，将模拟量转换成二进制数字量，在数码管的最高两位显示出数字量来。另外要把模拟量值在数码管的最低三位显示出来。例如显示“80 2.50”（ 其中80是采样数值，而2.50是电压值。要求程序可连续运行以便测量不同的模拟电压（类似于电压表） （注意：多次采集求平均值可提高转换精度） -Experimental board do ADC0809 A/D converter, test board provides
even_division
- 任意基数分频VERILOG代码，经过了编译，可以修改数字改变分频。-Arbitrary base frequency Verilog code, after compilation, the figures can be amended to change the frequency.
Digital_freq_tester
- VHDL编写的数字显示型频率测试仪，用数码管显示-VHDL figures prepared frequency tester, digital display
clock
- 数字钟设计，有分秒显示，上下午显示，可下载到FPGA板子上进行数字显示哦-Digital clock design, there are minutes and seconds display, on the afternoon of shows can be downloaded to the FPGA on the board figures show Oh
ALL
- 数字显示当前的小时、分钟、秒； 2、可以预置为12小时计时显示和24小时计时显示； 3、一个调节键，用于调节目标数位的数字。对调节的内容敏感，如调节分钟或秒时，保持按下时自动计数，否则以脉冲计数； 4、一个功能键，用于切换不同状态：计时、调时、调分、调秒、调小时制式。 -Figures show that the current hours, minutes, seconds 2, can be preset for the 12-hour time display and 2
z
- 描述 Sramoc ( K , M ) 表示用数字0、1、2…、K-1组成的自然数中能被M整除的最小数。给定 K、M，求Sramoc ( K,M )。例如 K=2，M=7的时候，Sramoc( 2 , 7 ) = 1001。 输入 第一行为两个整数K、M满足2<=K<=10、1<=M<=1000。 输出 输出Sramoc(K,M)。 样例输入 2 7 样例输出 1001-Descr
cymomete
- 采用测频法设计一个8位十进制数字显示的数字频率计。测量范围1-499999hz。-Frequency measurement method used to design an 8-bit decimal figures show that the digital frequency meter. Measuring range 1-499999hz.
VHDLCODE
- VHDL的一些典型源代码，有七段数码管译码器，格雷码转换为二进制码，八位数字比较器等等。-Typical VHDL source code, there are Seven-Segment LED Decoder, Gray code is converted to binary code, the eight figures and so on.
example5
- 用 8 个按键对应 8 个数字显示，初始值为 0。按 key1 到 key8 可以显示 1到8 的数值。-With 8 keys corresponding to eight figures show that the initial value of 0. By key1 to key8 can display 1 to 8 values.
count
- 用VHDL编写的4、7、40、64、84计数器，可将程序中的具体数字设成任意值。-Using VHDL written 4,7,40,64,84 counter, you can program specific figures set to any value.
bianma
- 脉冲按键电话按键显示器：设计一个具有7位显示的电话按键显示器，显示器应能正确反映按键数字，显示器显示从低位向高位前移，逐位显示按键数字，最低位为当前显示位。 2．七位数字输入完毕后，电话接通，扬声器发出“嘟——嘟”接通声响，直到有接听信号输入。 3．若一直没有接听，10秒钟后，自动挂断，显示器清除显示，扬声器停止，直到有新号码输入。 -Pulse button phone keypad display: design a seven display phone keypad