CDN加速镜像 | 设为首页 | 加入收藏夹
当前位置: 首页 资源下载 源码下载 嵌入式/单片机编程 VHDL编程 搜索资源 - google

搜索资源列表

  1. zuosr8

    0下载:
  2. Picasa 是Google提供的一个 Windows 应用程序;用户可以借助于该程序,在数秒钟内找到自己计算机上的图片,加以编辑并进行欣赏。-Picasa is the Google of a Windows application; Users can aid the process, in just a few seconds to find their own pictures on the computer, edit them and appreciate.
  3. 所属分类:VHDL编程

    • 发布日期:2008-10-13
    • 文件大小:3439
    • 提供者:孙潇
  1. Oreilly.Programming.Google.App.Engine.Nov.2009.ra

    0下载:
  2. E-book: Oreilly.Programming.Google.App.Engine.Nov.2009
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-05-13
    • 文件大小:3154803
    • 提供者:hank8617
  1. booth_multiplier

    0下载:
  2. 从google上下载到的booth乘法器-booth multiplier
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-11-27
    • 文件大小:93097
    • 提供者:徐云川
  1. Google_Earth-Labview

    1下载:
  2. 可以实时显示经纬度坐标,高程及utc时间,并将地标在google-earth卫星图上显示-Latitude and longitude coordinates, elevation and utc time can be displayed in real time, and landmarks in the satellite images on google-earth
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2015-11-17
    • 文件大小:93184
    • 提供者:lichunjie
  1. exp-CPU

    0下载:
  2. 实现简单的CPU通路,包括存储器、指令译码、多路选择器等功能部件-Simple CPU access (by google)
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-05-02
    • 文件大小:874951
    • 提供者:丁丁
  1. UART

    0下载:
  2. 在DE2开发板上实现串口收发设计,系统时钟频率为50MHz,reset信号低电平有效,输入数据最高位为1时按位取反再输出-Achieve serial transceiver design DE2 board, the system clock frequency of 50MHz, reset active low signal, the input data is the most significant bit is 1. Bitwise re-export Google 翻译(企业版
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-13
    • 文件大小:1935
    • 提供者:zhangmin
  1. vga

    0下载:
  2. This VHDL sample demonstrates how to generate a VGA signal to make it possible to connect an FPGA to a monitor. Written for Mimas v2, but probably easily adapted to any other board with a VGA connector on it (that can also be done by manually connect
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-12
    • 文件大小:1498
    • 提供者:Ruben
搜珍网 www.dssz.com