搜索资源列表
11
- 华为FPGA设计流程指南 华为FPGA设计流程指南-FPGA Design Flow Guide Huawei Huawei FPGA Design Flow Guide
VerilogHDL-huawei
- Verilog HDL 华为入门教程.pdf 内部资料-Verilog HDL Tutorial Huawei. Pdf internal information
huawei-FPGA
- 华为内部资料，很有参考价值，关于FPGA开发的详细流程和细节-Huawei internal information, useful and detailed on the FPGA development process and details
Verilog-huawei
- Verilog HDL华为典型电路设计。-Huawei typical Verilog HDL circuit design.
huawei
- 华为大规模集成电路设计原则 很重要的一些设计人需要注意的原则-Huawei' s principles of large scale integrated circuit design is important
FPGA_HuaWei_Verilog
- HuaWei Verilog 约束.rar 华为培训资料，华为工程师讲述FPGA的设计-HuaWei Verilog FPGA
The-verilog-introduction-of-Huawei
- 华为的verilog入门教程。总的来说跟一般教程没太大区别，比较简单简洁。-Introduction of verilog in Huawei
Huawei--design-instructions
- 华为_大规模逻辑设计指导书详细讲解了有关华为在工程开发中的一些实例-Huawei _ large-scale logic design instructions explained in detail on the development of Huawei in the construction of some examples
Huawei-FPGA-design-flow-guide
- 华为公司对FPGA设计的基本要求，为以后在大公司工作奠定相关的基础。-Huawei FPGA design flow guide
huawei
- 华为内部资料，内容为静态时序与逻辑分析，对IC前端设计有用-Huawei internal information content of static timing analysis and logic, the IC front-end design useful for
huawei-Verilog
- 华为内部资料，Verilog HDL语言的初级教程-Huawei internal information, Verilog HDL language primer
huawei-verilog
- 华为 verilog教程，为FPGA学习者想进入华为的人们提供帮助-huawei verilog teaching class
huawei-verilog
- verilog 华为培训教程，分享给大家-huawei verilog jiaocheng
Huawei-FPGA-design-process-guide
- Huawei FPGA design process guide.
huawei-instruction
- 华为公司 的大规模设计指导书籍。规范工作的verilog 代码。-huawei instruction
HUAWEI-FPGA-design-procedure-guide
- 本部门所承担的FPGA设计任务主要是两方面的作用：系统的原型实现和ASIC的原型验证。编写本流程的目的是： 在于规范整个设计流程，实现开发的合理性、一致性、高效性。 形成风格良好和完整的文档。 实现在FPGA不同厂家之间以及从FPGA到ASIC的顺利移植。 便于新员工快速掌握本部门FPGA的设计流程 -HUAWEI FPGA design procedure guide
VerilogHDL-instructions-in-HUAWEI
- 华为内部使用的Verilog HDL培训入门教程，适用于初学者学习使用-Verilog HDL material in Huawei,suitable for Verilog Greenhands
HuaWei-FPGA
- 非常有用的华为公司FPGA设计指导问题，常用解决方案。-Very useful Huawei FPGA design guidance problem.
Verilog-HDL-huawei-rumen
- 华为入门的verilog资料，希望能给大家带来点小小的收获-Verilog Huawei entry information, I hope we can bring a small harvest
Synchronous_Design-of-huawei
- 华为公司在进行FPGA/CPLD设计时针对毛刺干扰及时序匹配所采取的同步化策略-Huawei making FPGA/CPLD design and timing match against glitch synchronization strategies adopted