CDN加速镜像 | 设为首页 | 加入收藏夹
当前位置: 首页 资源下载 源码下载 嵌入式/单片机编程 VHDL编程 搜索资源 - isn

搜索资源列表

  1. inputoutput_textio

    0下载:
  2. 关于VHDL读取文件的testbench编写的ppt介绍,挺有用的-testbench for text_io,it is very useful,isn t it.testbench for text_io,it is very useful,isn t it.
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-06
    • 文件大小:673.4kb
    • 提供者:帅哥新
  1. di4

    0下载:
  2. 1、 用16*16点阵的发光二极管逐行扫描显示“一”字。 2、 输入为四位二进制矢量。 3、 采用行列扫描的方法,用四位二进制做行选信号(总共16列),如选中第一行,则扫描第一行之中哪些行是高电平(1),哪些行是低电平(0) 为高电平的则点亮,为低电平的不亮。 4、 注意扫描频率的设置,扫描频率足够快,才能动态扫描“一”字。 5、 程序由行扫描模块和显示模块构成。 行扫描模块输入为一个时钟信号和重置信号,输出为4位二进制(用sel表示)行选信号,用来选中行,进行扫描。 显
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-11-02
    • 文件大小:691byte
    • 提供者:吴凤妹
  1. wu2

    0下载:
  2. 1、 用16*16点阵的发光二极管逐行扫描显示“一”字。 2、 输入为四位二进制矢量。 3、 采用行列扫描的方法,用四位二进制做行选信号(总共16列),如选中第一行,则扫描第一行之中哪些行是高电平(1),哪些行是低电平(0) 为高电平的则点亮,为低电平的不亮。 4、 注意扫描频率的设置,扫描频率足够快,才能动态扫描“一”字。 5、 程序由行扫描模块和显示模块构成。 行扫描模块输入为一个时钟信号和重置信号,输出为4位二进制(用sel表示)行选信号,用来选中行,进行扫描。
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-11-13
    • 文件大小:899byte
    • 提供者:吴凤妹
  1. openmsp430_latest.tar

    0下载:
  2. The openMSP430 is a 16-bit microcontroller core compatible with TI s MSP430 family (note that the extended version of the architecture, the MSP430X, isn t supported by this IP). It is based on a Von Neumann architecture, with a single address s
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-11-10
    • 文件大小:36.25mb
    • 提供者:ke
搜珍网 www.dssz.com