搜索资源列表
anjian
- 按键输入模块（key）： --可编程延时发生器（数字同步机）的前端输入模块：0－9十个数字键按键输入模块原型 --前端模块：消抖 --对i0－i9十个输入端的两点要求： --（1）输入端要保证一段时间的稳定高电平 --（2）不能同时按下两个或多于两个的键 --后级模块：1、编码；2、可变模计数器 --编码模块：8线－4线（0－8 BCD码） --可变模计数器模块：以编码模块输出的32位BCD码为模值-button input module (key) : -- p
adder_4bit
- 四位加法器，用OrCAD完成，可用于八位乃至十六位加法器的设计原型-four adder with OrCAD completed, can be used for eight or even 16 Adder design prototype
Electronic-Clock_1.11
- 用quartusii 设计的电子钟原型文件-Electronic clock with quartusii prototype file design
OscilloscopePrototype
- A prototype of Digital Oscilloscope
FPGA_SPI_FLASH
- 本应用指南讲述 Spartan-3E 系列中的串行外设接口 (SPI) 配置模式。SPI 配置模式拓宽了 SpartanTM-3E 设计人员可以使用的配置解决方案。SPI Flash 存储器件引脚少、封装外形小而 且货源广泛。本指南讨论用 SPI Flash 存储器件配置 Spartan-3E FPGA 所需的连接，并且介绍 SPI 模式的配置流程。本指南还提供一种实用工具，用于在原型开发过程中对选定的 STMicroelectronics 和 Atmel SPI 器件进
__FPGA_Prototyping_by_VHDL_Examples
- 在赛灵斯上用VHDL实现，串口，PS MOUSE, PS KEYBOARD..... 协议-on Xilinx,to achieve using VHDL too fullfill UART, PS MOUSE, PS KEYBOARD ..... prototype
FP1
- verilog實現FPGA串流加密雛形 持續研究中 鏈波器 LFSP-verilog FPGA stream encryption to achieve sustained research prototype chain Filter LFSP
PM7832_IC-ON-LINE.CN
- 这个是分布式基站BBU和RRU的IR接口的接口芯片Datasheet-This is a distributed base station BBU and RRU' s IR interface interface chip Datasheet
sdr-sdram-(verilog)
- Altera的SDR SDRAM模型，verilog实现，带说明书文件以及仿真文件、SDRAM原型文件。-Altera' s SDR SDRAM model, verilog implementation, with manual files and simulation files, SDRAM prototype file.
cpu-design
- VHDL设计的一个可综合的精简指令集的CPU，加上外围模块，类似与51单片机，当然还缺少很多功能，只是雏形，供大家交流-VHDL design of an integrated RISC CPU, coupled with external modules, exhausted and 51 single-chip, of course, the lack of many features, but prototype for all to share
shuzi
- 为了从模拟滤波器出发设计IIR数字滤波器，必须先设计一个满足技术指标的模拟滤波器，亦即要把数字滤波器的指标转换成模拟滤波器的指标，因此必须先设计对应的模拟原型滤波器。-Starting from the design of analog filters to IIR digital filter, you must first design an analog filter to meet the technical indicators, which indicators should con
BCH_EncDec_Matlab
- bch编解码的完整版，本人已经做过fpga实现，就是按照该程序为原型，绝对可运行-bch decoding the full version, I have done fpga implementation is in accordance with the procedure for the prototype, can certainly run
JM
- Architecture and the FPGA Prototype for MPEG-2 AudioVideo Decoding
05_SPWM
- SPWM EVA下面的通用定时器T1工作于连续增/减计数模式，产生三角载波，载波频率为3000Hz，载波比N=60，因此调制波形正弦波的频率为50Hz。本实验中，调制度为0.8。-2812-SPWM EVA the following general timer T1 work/down to count the prototype model, produce the triangle carrier, the carrier frequency for 3000 Hz, carrier th
VGA_CCD531
- 本文围绕一个包含Nios II软核处理器的可编程片上系统展开数码相机的样机设计。论文首先对样机所要达到的整体功能进行了规划，接下来并行开展了软硬件设计。在硬件方面，充分利用了所使用平台提供的SD卡插槽、键盘、数码管、SRAM等各种硬件资源，并用Verilog HDL硬件描述语言设计了样机系统所需要的VGA接口控制器、CMOS图像传感器接口控制器以及VGA显示存储器；在软件方面，本文基于Nios II软核处理器用C语言实现了SD卡的驱动、FAT文件系统的移植、VGA显视器的驱动以及BMP图片文件的
NIOSII_VGA_Controller
- Nios II VGA Controller with DMA The Nios II VGA Controller with DMA is an SOPC Builder component which can be added to any SOPC Builder system to provide VGA display capability. The controller is capable of displaying the following resolutions
DEL_MEMDAC
- memristor based digital to analog converter a prototype model vhdl code
phy802.11
- 基于802.11物理层fpga代码开发，包括发送和接收端，可用于原型验证和后期开发参考(802.11 the physical fpga based on code development, including sending and receiving end, can be used in the prototype test and late development reference)