CDN加速镜像 | 设为首页 | 加入收藏夹
当前位置: 首页 资源下载 源码下载 嵌入式/单片机编程 VHDL编程 搜索资源 - remove

搜索资源列表

  1. DEBOUNCE

    0下载:
  2. 一个小程序,弹跳消除电路,可消除按健的毛刺干扰-a small procedure, bouncing elimination circuit, according to remove the burr-interference
  3. 所属分类:VHDL编程

    • 发布日期:2008-10-13
    • 文件大小:890byte
    • 提供者:相耀
  1. qiangdaqi4ren7.1

    0下载:
  2. 四人抢答器的实现,主持人按键清除按键,按开始键,100秒倒计时答题时间-four Responder the realization host keys to remove the keys, according to begin key 100 seconds to answer in the countdown time
  3. 所属分类:VHDL编程

    • 发布日期:2008-10-13
    • 文件大小:785.46kb
    • 提供者:jerry
  1. lock

    0下载:
  2. 功能: 1、 密码输入:每按下一个键,要求在数码管上显示,并依次左移; 2、密码清除:清除密码输入,并将输入置为”0000”; 3、密码修改:将当前输入设为新的密码; 4、上锁和开锁。-Features: 1, enter the password: press a key for each request in the digital tube display, and turn left 2, password clear: to remove the password i
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-25
    • 文件大小:151.66kb
    • 提供者:谢柳
  1. VHDL

    0下载:
  2. 打开代码去掉其中的use work.butter_lib.all ,便基本可以应用-Open the code to remove the use work.butter_lib.all, it can be applied to the basic
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-28
    • 文件大小:26.17kb
    • 提供者:干璐
  1. glVHDL

    0下载:
  2. 一个VHDL的小集合,把代码打开把其中的use work.butter_lib.all一句去掉就基本可以应用-A small collection of VHDL, the code open to the use work.butter_lib.all sentence can be applied to remove the basic
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-26
    • 文件大小:26.96kb
    • 提供者:干璐
  1. DC_remove

    0下载:
  2. DC remove example (one from DSP steps)
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-11
    • 文件大小:991byte
    • 提供者:jools
  1. SystemVerilogImplicitPorts

    0下载:
  2. The Accellera SystemVerilog language[3] includes two new features designed to remove much of the tedium and verbosity related to building top-level ASIC and FPGA designs from instantiated sub-blocks. These enhancements permit one of two forms of
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-16
    • 文件大小:62.11kb
    • 提供者:陈斌
  1. mid_filter

    0下载:
  2. 中值滤波的实现,用于图像的预处理。取出图像噪声-Implementation of median filter for image preprocessing. Remove image noise
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-03-29
    • 文件大小:5.04kb
    • 提供者:
  1. AnalysisofmaximizeddifferentialpoweragainstAES(1).

    0下载:
  2. 在讨论AES 功耗模型的基础上,提出了一种新的最大差分功耗攻击(MDPA) 的方法. 算法对被攻击的 部分明文用猜测的密钥进行变换,采用差分的方法去除噪声,比较由变换后的明文和正确密钥产生的一组功 耗值,通过寻找最大功耗值得到正确的密钥.-Power model in the discussion on the basis of AES, a new maximum differential power attacks (MDPA) method. Algorithm was attac
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-06
    • 文件大小:161.67kb
    • 提供者:康华
  1. digital-lock

    0下载:
  2. 电子密码锁 功能如下: l、按键接口的设计 包括: 1)键盘扫描电路 2)弹跳消除电路 3)键盘译码电路 4)按键存储电路 2、密码锁的控制电路设计 包括: 1)按键的数字输入、存储及清除 2)功能按键的功能设计 3)移位寄存器的设计与控制 4)密码清除、变更、存储、激活电锁电路 5)密码核对、解除电锁电路 3、输出七段显示电路的设计 包括: 1)数据选择电路 2)BCD对七段显示译码电路 3)
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-03-28
    • 文件大小:126.73kb
    • 提供者:ldong1989
  1. ex4_firC

    0下载:
  2. FIR滤波器,实现各种数据波形的滤波,去除噪声,为低通滤波器。-FIR filter, the filter waveform to achieve a variety of data to remove noise, low-pass filter.
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-05
    • 文件大小:53.1kb
    • 提供者:chengqingsong
  1. mimasuo

    0下载:
  2. 数字密码锁设计 基本要求: (1)开锁密码为四位十进制数。(2)按任意一个键后,系统进入等待状态,显示0000,此时若按密码输入键就将此刻外接四位输入数据线线上的一个十进制数字读入,将先前输入的数据左移一位,最末位加入刚输入的数据后显示,读入数字超过4个时,只保留最近输入的四个数;若按一下删除键可以消除刚输入的数字,数据右移一位,高位补0。若按确认键,将读入的4位数字与系统密码比较,正确的话开锁,数码管都显示“P”,不正确就显示“E”,拒绝开锁。(3)连续尝试3次没有能开锁进入死锁状态,拒绝
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-01
    • 文件大小:321.21kb
    • 提供者:chenpeibei
  1. shiyan

    0下载:
  2. OFDM中的信道均衡技术对于研究如何消除噪声干扰以及去除相位偏移的有着重要的作用-OFDM channel equalization techniques in the study of how to eliminate noise and to remove the phase offset has an important role in
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-05-06
    • 文件大小:1.3mb
    • 提供者:闫城
  1. A7105-Datasheet-v1.1

    1下载:
  2. 无线A7105说明书 0.0 Initial issue. 0.1 Modified specification and add section for TX power setting 0.2 Add top marking info., reflow profile, Carry tape & reel dimensi 0.3 Modify descr iption of state machine and FIFO mode Rename IRQS1/
  3. 所属分类:VHDL编程

    • 发布日期:2012-12-08
    • 文件大小:1.88mb
    • 提供者:苏春明
  1. key-press-remove-twitter

    0下载:
  2. 通过电平检测方法,用VERILOG实现了按键消抖-Button is debounced by the level detection method using VERILOG
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-04
    • 文件大小:171.41kb
    • 提供者:liu
  1. AnumberrT

    0下载:
  2. AT89S52控制64*16双基色点阵led显示数字数字通过过自摸取出数组8*16硬件环境:595,AT89S52,138 -AT89S52 control 64* 16 dual color dot matrix led display digit number by Zimo remove an array of 8* 16 Hardware Environment: 595, AT89S52 is, 138
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-03-31
    • 文件大小:18.03kb
    • 提供者:
  1. wavelet

    0下载:
  2. 根据小波去噪的原理及特点,提出了用FPGA实现小波实时信号处理的方法。实验结果证明采用FPGA实现小波信号处理能在低信噪比的情况下有效去除噪声,同时能够满足信号处理系统的实时性要求。-According to the principles and characteristics of wavelet denoising, a method using wavelet FPGA real-time signal processing. Experimental results show that
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-05-03
    • 文件大小:503.44kb
    • 提供者:张春竹
  1. Ch

    0下载:
  2. design of cache to remove tag bits
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-05-07
    • 文件大小:1.35mb
    • 提供者:Ram
  1. at2402_iic

    0下载:
  2. FPGA通过IIC协议,与外部eeprom存储器at24c02进行数据存储,并取出数据显示的功能-The FPGA through the IIC agreement, at24c02 block with external eeprom memory for data storage, and remove the data display function
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-05-23
    • 文件大小:7.07mb
    • 提供者:张鑫
  1. DCT_verilog

    0下载:
  2. DCT是数字图像处理中的一种基础算法,实现从时域到频域的转换,从而去掉时域中数据的相关性,有利于量化后对变换系数采用游程编码和Huffman编码。-DCT is a digital image processing a basic algorithm to achieve the conversion the time domain to the frequency domain, and thus remove the domain relevance of data in favor of
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-05-01
    • 文件大小:496.05kb
    • 提供者:荣志强
« 12 »
搜珍网 www.dssz.com