CDN加速镜像 | 设为首页 | 加入收藏夹
当前位置: 首页 资源下载 源码下载 嵌入式/单片机编程 VHDL编程 搜索资源 - resonance

搜索资源列表

  1. baoshi

    0下载:
  2. (1)当计时器运行到59分49秒开始报时,每名叫1s就停叫1s,共鸣叫6响,前5响为低音,频率为740Hz;最后一响为高音,频率为1KHz; (2)至少要有分秒显示。 -(1) when the timer operation to 59 49 seconds to strike the start point, each named 1 s stop call 1 s, resonance that six ring, before 5 ring for bass, frequency
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-03-30
    • 文件大小:38.04kb
    • 提供者:郭慧
  1. guangbobaoshi

    0下载:
  2. (1)当计时器运行到59分49秒开始报时,每名叫1s就停叫1s,共鸣叫6响,前5响为低音,频率为740Hz;最后一响为高音,频率为1KHz; (2)至少要有分秒显示-) when the timer operation to 59 49 seconds to strike the start point, each named 1 s stop call 1 s, resonance that six ring, before 5 ring for bass, frequency for 7
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-03
    • 文件大小:38.05kb
    • 提供者:郭慧
  1. EDA-Clock

    0下载:
  2. 基本功能: 1、输入1KHZ的时钟; 2、能显示时、分、秒,24小时制; 3、时和分有校正功能; 4、当计时器运行到59分49秒开始报时,每鸣叫1s就停叫1s,共鸣叫6响;前5响为低音,频率为500HZ;最后一响为高音,频率为1KHZ; 5、可设定夜间某个时段不报时; 6、设定闹钟。 -Basic functions: input 1kHz clock 2, display hours, minutes, seconds, 24-hour clock 3, hou
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-11-21
    • 文件大小:370.98kb
    • 提供者:李伟
搜珍网 www.dssz.com