CDN加速镜像 | 设为首页 | 加入收藏夹
当前位置: 首页 资源下载 源码下载 嵌入式/单片机编程 VHDL编程 搜索资源 - sdh

搜索资源列表

  1. sdh

    0下载:
  2. 帧同步检测源码,包括同步跟踪模块,fifo,分频模块,还有系统的测试平台-frame synchronization source detection, including synchronous tracking module, fifo, frequency module, and system test platform
  3. 所属分类:VHDL编程

    • 发布日期:2008-10-13
    • 文件大小:6052
    • 提供者:liu
  1. src

    0下载:
  2. 一个SDH中最基本传输模块STM-1的帧头检测器,verilog编程实现
  3. 所属分类:VHDL编程

    • 发布日期:2008-10-13
    • 文件大小:3112
    • 提供者:xl
  1. Y312448

    1下载:
  2. 基于VHDL的SDH专用芯片的TOP-DOWN设计, 内有全套源码以及图片,内容详尽,绝对真实可靠!
  3. 所属分类:VHDL编程

    • 发布日期:2008-10-13
    • 文件大小:2607300
    • 提供者:殷彦伟
  1. LCAS

    1下载:
  2. 链路铜梁调整机制的实现方案,该方案是在MSTP中实现链路容量动态调整的关键技术。是基于SDH中的VCAT,在未来的传送网通信中应用广泛
  3. 所属分类:VHDL编程

    • 发布日期:2008-10-13
    • 文件大小:13262
    • 提供者:牧羊人
  1. SDH

    0下载:
  2. SDH开销的接收处理,要求: 1, A1和A2字节为帧头指示字节,A1为“11110110”,A2为“00101000”,连续3个A1字节后跟连续3个A2字节表示SDH一帧的开始。要求自行设计状态机,从连续传输的SDH字节流中找出帧头。 2, E2字节为勤务话通道开销,用于公务联络语音通道,其比特串行速率为64KHz(8*8K=64)。要求从SDH字节流中,提取E2字节,并按照64K速率分别串行输出E2码流及时钟,其中64K时钟要求基本均匀。(输出端口包括串行数据和64K串行时钟)
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-03-27
    • 文件大小:1633
    • 提供者:刘镇宇
  1. sdh1

    0下载:
  2. 本段代码是关于SDH帧的操作的一段VHDL的代码。 主要需求为两部分: 1. 从连续传输的SDH字节流中找出帧头。 2. 从SDH字节流中,提取F1字节,并按照要求输出。-This section of code is on the operation of a SDH frame VHDL code. Two main needs: 1. From the continuous transmission of SDH byte stream to find the frame he
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-05
    • 文件大小:684
    • 提供者:mao
  1. SDHAnalysis

    2下载:
  2. 光纤通信中的SDH数据帧解析及提取的VHDL实现源代码,共包含帧同步、E1及F1码流提取、DCC1码流提取、帧头开销串行输出四个主要模块-SDH fiber-optic communication data frame analysis and retrieval implementation of VHDL source code, include the frame synchronization, E1 and F1 stream extraction, DCC1 stream extra
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-03-28
    • 文件大小:31485
    • 提供者:张晓彬
  1. SDH_module

    1下载:
  2. SDH帧同步头的检测,并提取其中的语音信息的模块设计-SDH frame sync detection, and extract audio information module design
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-03-29
    • 文件大小:353300
    • 提供者:雷伟林
  1. 32ET_source

    1下载:
  2. 32时隙的VHDL源代码 在开发E1 2M线路的时候非常有用-32 slot of the VHDL source code in the development of E1 2M lines is very useful when
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-12
    • 文件大小:976
    • 提供者:王鹏
  1. rzn725SDH

    0下载:
  2. 一个关于SDH中TU-12解帧的VHDL代码-On the SDH in a solution of TU-12 frame VHDL code for
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-05-07
    • 文件大小:1698497
    • 提供者:liyuan
  1. vhd_SDH

    0下载:
  2. 实现从连续传输的SDH字节流中找出帧头、提取F1字节,并按照64K速率分别串行输出F1码流及时钟,其中64K时钟要求基本均匀。文件包含报告文档-SDH transmission from a continuous stream of bytes to identify header, extract F1 bytes, respectively, in accordance with 64K-rate serial output bit stream and clock F1, of which
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-16
    • 文件大小:70190
    • 提供者:ljk05
  1. SDHdet

    0下载:
  2. 从SDH字节流中,提取E2字节,并按照64K速率分别串行输出E2码流及时钟,其中64K时钟要求基本均匀。-SDH byte stream from the extracted E2 bytes, and the serial output in accordance with rates of E2 64K stream and clock, which clock 64K basic uniform requirements.
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-06
    • 文件大小:1168
    • 提供者:魏可
  1. SDH1

    2下载:
  2. SHD 详细设计,包含各种文档,以及VERILOG 源代码-SHD detailed design, including all documents
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-10
    • 文件大小:1778513
    • 提供者:徐强
  1. code

    0下载:
  2. VHDL实现的LAPS协议实现的(LAPS:Link Access Procedure-SDH(SDH 上的链路接入规程))。包括发送机和接收机的程序-VHDL implementation of LAPS protocol implementation (LAPS: Link Access Procedure-SDH (SDH Link Access Procedure on)). Including procedures for transmitter and receiver
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-03-28
    • 文件大小:4802
    • 提供者:王侃
  1. project1source

    0下载:
  2. sdh帧同步,实现sdh帧搜索,预同步,同步,保护等各态的功能-SDH frame synchronization SDH frame search, pre-sync, synchronization, protection, the function of each state
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-12-07
    • 文件大小:59383
    • 提供者:冷静思
  1. VHDL_SDH

    0下载:
  2. 现代光纤通信SDH的VHDL源码,实现SDH开销的接收处理。-VHDL source code of modern fiber-optic communication SDH the SDH overhead of receiving and processing.
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-11-23
    • 文件大小:57305
    • 提供者:张雷
  1. SDH

    1下载:
  2. SDH vhdl实现-SDH VHDL
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-26
    • 文件大小:175178
    • 提供者:real
搜珍网 www.dssz.com