CDN加速镜像 | 设为首页 | 加入收藏夹
当前位置: 首页 资源下载 源码下载 嵌入式/单片机编程 VHDL编程 搜索资源 - task switch

搜索资源列表

  1. exp4

    0下载:
  2. 本实验要求完成的任务是通过四个拨动开关SW0~SW3输入的键值在数码管上显示相应的键值。在实验中时用四个拨动开关做为输入,当四个拨动开关置为一个二进制数时,在数码管上显示其十六进制的值。-The experiments required to complete the task by four toggle switches SW0 ~ SW3 input keys on the digital display the corresponding key. In the experiments
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-11-12
    • 文件大小:259.14kb
    • 提供者:真三战魂
  1. exp5

    1下载:
  2. 本实验要求完成的任务是在时钟信号的作用下,通过输入八位的拨动开关输入不同的数据,改变分频比,使输出端口输出不同频率的时钟信号,达到数控分频的效果。在实验中时,用八个拨动开关做为数据的输入,当八个拨动开关置为一个二进制数时,在输出端口输出对应频率的时钟信号,用户可以用示波器观察输出频率的变化,也可以使输出端口接LED灯来观察频率的变化。在此实验中我们把输出接入LED灯。-This experiment required to complete the task is the role of the
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-11-21
    • 文件大小:316.46kb
    • 提供者:真三战魂
  1. exp12

    1下载:
  2. 本实验要完成的任务就是设计一个频率计,系统时钟选择核心板上的50MHz的时钟,闸门时间为1s(通过对系统时钟进行分频得到),在闸门为高电平期间,对输入的频率进行计数,当闸门变低的时候,记录当前的频率值,并将频率计数器清零,频率的显示每过2秒刷新一次。被测频率通过一个拨动开关来选择是使用系统中的数字时钟源模块的时钟信号还是从外部通过系统的输入输出模块的输入端输入一个数字信号进行频率测量。当拨动开关为高电平时,测量系统数字时钟信号模块的数字信号,否则测量从外部输入的数字信号。-To complete
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-11-27
    • 文件大小:998.28kb
    • 提供者:真三战魂
  1. exp9

    0下载:
  2. 本实验要完成的任务是设计一个四位二进制全加器。具体的实验过程就是利用实验系统上的拨动开关模块的SW17~SW14作为一个加数X输入,SW13~SW10作为另一个加数Y输入,用LED模块的LEDG0~LEDG4来作为结果S输出,LED亮表示输出‘1’,LED灭表示输出‘0’。-To complete the task of the experiment is to design a four bit binary full adder. The specific experimental proc
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-11-06
    • 文件大小:580byte
    • 提供者:真三战魂
  1. test5

    0下载:
  2. 本实验要求完成的任务是在时钟信号的作用下,通过输入的键值在数码管上 显示相应的键值。在实验中时,数字时钟选择 1KHZ 作为扫描时钟,用四个拨动 开关做为输入,当四个拨动开关置为一个二进制数时,在数码管上显示其十六进 制的值。 实验箱中的拨动开关与 FPGA 的接口电路,以及拨动开关 FPGA 的管脚连 接在实验一中都做了详细说明,这里不在赘述。-The experiment required to complete the task in the role of the clo
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-05-05
    • 文件大小:357.58kb
    • 提供者:小方
搜珍网 www.dssz.com