搜索资源列表
VGA_SHOW
- 利用VHDL语言基于DE2-115的开发板在显示器上实现自选图片的显示。-Using VHDL language based DE2-115 development board on display managed to achieve image display.
freq_divider7
- 本程序为七分频数字电路的实现，采用VHDL语言编程，采用常见的奇数次分频方法实现，进仿真证实可用。其他奇数次可以直接修改程序中相关参数值即可直接移植引用-This procedure is the seventh-frequency digital circuits implemented using VHDL language programming, using a common method to achieve the odd division into simulation confi
20_RAM
- RAM vhdl source code
21_Verrou_D
- FLIP FLOP vhdl source code with descr iptif files
streetlights-based-on-VHDL
- 本程序设计了一个基于FPGA的路灯控制系统，具有时控、声光控、交通控制的功能，即不但可通过对系统人工设定开关灯时间来完成其工作，也可通过采集实际环境的光信号和声音信号来控制路灯工作，还可以通过交通状况控制；此外可以通过故障检测功能，实现对路灯的故障检测，并且可以由七段数码管显示故障路灯编号；同时，利用热敏电阻等器件组成外部电路，用来检测电路温度，此电路具有报警功能，保证系统在正常温度范围内工作。在交通状况控制模式下，利用红外传感器探测目标位置，进而确定输出高低电平。在仿真模拟中结果正确，实现了
zy1
- 基于quartusII利用VHDL语言实现逻辑与门的仿真并分析延时的影响-Based on quartusII using VHDL language to achieve logic and gate simulation and analysis of the impact of delay
zy2
- 基于quartusII利用VHDL语言实现数据选择器的仿真并分析延时的影响-Based on quartusII using VHDL language to achieve data selector simulation and analysis of the impact of delay
serial_adder
- 串行加法器的vhdl描述，用两个移位寄存器和一个全加器，一个d触发器实现(The VHDL descr iption of the serial adder, with two shift registers and a full adder, a D trigger)
Profibus DP - VHDL BUS Model
- Profibus DP VHDL总线模型设计,包含主站和从站VHDL设计代码和测试代码
ads8681xin
- 基于XILINX公司的型号为FPGA，使用用VHDL语言编写的ADS8681驱动程序。(Based on the XILINX company's model FPGA, we use the ADS8681 driver written in VHDL language.)
FSK调制的FPGA实现
- 使用DDS核实现cpfsk的VHDL设计，采样频率fs为32Rb
15阶m序列VHDL
- 高阶m序列，VHDL语言在ISE平台完成，生成多项式f(x)=x15+x+1
fir滤波器
- FIR滤波器，verilog编写，可以正常使用(FIR filter, written by verilog, can be used normally, very good)